DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南

目　　錄
譯者序
前言
作者簡(jiǎn)介
第1章　數(shù)字信號(hào)處理簡(jiǎn)介 1
1.1　何謂數(shù)字信號(hào)處理 1
1.2?DSP的優(yōu)勢(shì) 2
1.3　DSP系統(tǒng) 2
1.3.1　模數(shù)轉(zhuǎn)換 3
1.3.2?奈奎斯特準(zhǔn)則 4
1.3.3　數(shù)模轉(zhuǎn)換 6
1.4　DSP的應(yīng)用 6
1.5　低功耗DSP應(yīng)用 8
1.6　總結(jié) 9
第2章　實(shí)時(shí)系統(tǒng)與嵌入式系統(tǒng)概述 11
2.1　實(shí)時(shí)系統(tǒng) 11
2.1.1　軟實(shí)時(shí)和硬實(shí)時(shí)系統(tǒng) 11
2.1.2　實(shí)時(shí)系統(tǒng)和分時(shí)系統(tǒng)的區(qū)別 11
2.1.3　DSP系統(tǒng)是硬實(shí)時(shí)系統(tǒng) 12
2.1.4　實(shí)時(shí)事件特征 13
2.2　高效運(yùn)行和運(yùn)行環(huán)境 14
2.3　實(shí)時(shí)系統(tǒng)設(shè)計(jì)的挑戰(zhàn) 14
2.3.1　響應(yīng)時(shí)間 15
2.3.2　從故障中恢復(fù) 15
2.4　分布式和多處理器構(gòu)架 16
2.4.1　系統(tǒng)初始化 16
2.4.2　處理器接口 16
2.4.3　負(fù)載分配 16
2.4.4　集中的資源分配和管理 16
2.5　嵌入式系統(tǒng) 17
2.6　總結(jié) 18
第3章　嵌入式DSP系統(tǒng)開發(fā)生命周期概述 20
3.1　嵌入式系統(tǒng) 20
3.2　嵌入式DSP系統(tǒng)的生命周期 20
3.2.1　步驟1：研究系統(tǒng)的整體需求 20
3.2.2　步驟2：選擇系統(tǒng)所需的硬件組件 21
3.2.3　硬件門電路 22
3.2.4　軟件可編程 22
3.2.5　通用處理器 22
3.2.6　微控制器 23
3.3　FPGA解決方案 23
3.4　一個(gè)通用的信號(hào)處理解決方案 27
3.5　DSP加速?zèng)Q策 28
3.6　DSP處理的模型 32
3.6.1　輸入/輸出選擇 33
3.6.2　計(jì)算DSP性能 34
3.6.3　DSP軟件 36
3.7　代碼的調(diào)整和優(yōu)化 37
3.8　典型的DSP開發(fā)流程 38
3.9　總結(jié) 43
第4章　可編程DSP體系結(jié)構(gòu) 44
4.1　可編程DSP體系結(jié)構(gòu)的共性 44
4.2　內(nèi)存體系結(jié)構(gòu) 48
4.2.1　內(nèi)存訪問寬度 49
4.2.2　對(duì)齊問題 49
4.3　數(shù)據(jù)操作 49
第5章　FPGA在無線通信中的應(yīng)用 51
5.1　概述 51
5.1.1　空間復(fù)用的MIMO系統(tǒng) 52
5.1.2　Flex-Sphere 檢測(cè)器 53
5.1.3　改良實(shí)數(shù)分解排序 55
5.1.4　軟件無線電手機(jī)可配置檢測(cè)器的FPGA設(shè)計(jì) 56
5.1.5　改良實(shí)值分解 58
5.1.6　MT=3的Xilinx FPGA實(shí)現(xiàn)結(jié)果 58
5.1.7　MT=4的Xilinx FPGA實(shí)現(xiàn)結(jié)果 59
5.1.8　仿真結(jié)果 59
5.2　針對(duì)WiMAX的波束成形 61
5.2.1　在寬帶系統(tǒng)中的波束成形 61
5.2.2　波束成形系統(tǒng)的計(jì)算要求和性能 63
5.2.3　使用WARPLab的波束成形實(shí)驗(yàn) 65
5.2.4　實(shí)驗(yàn)設(shè)置及結(jié)果 67
5.3　總結(jié) 69
參考文獻(xiàn) 69
第6章　DSP軟硬件協(xié)同 72
6.1　概述 72
6.2　嵌入式設(shè)計(jì)中的FPGA 72
6.3　ASIC與FPGA 74
6.4　軟件可編程數(shù)字信號(hào)處理 75
6.5　通用型嵌入式內(nèi)核 76
6.6　總結(jié) 76
6.6.1　架構(gòu) 76
6.6.2　以應(yīng)用為導(dǎo)向的設(shè)計(jì) 77
參考文獻(xiàn) 77
第7章　DSP算法概述 78
7.1　DSP應(yīng)用 78
7.2　信號(hào)與系統(tǒng) 78
7.2.1　DSP系統(tǒng) 79
7.2.2　混疊 79
7.3　基本的DSP系統(tǒng) 80
7.4　頻率分析 81
7.4.1　卷積 81
7.4.2　相關(guān)性 82
7.4.3　FIR濾波器設(shè)計(jì) 82
7.4.4　加窗 83
7.5　算法實(shí)現(xiàn)：DSP架構(gòu) 85
7.5.1　數(shù)字格式 86
7.5.2　溢出和飽和 86
7.6　FIR濾波器的實(shí)現(xiàn) 86
7.6.1　利用片上RAM 88
7.6.2　特別的乘積累加指令 88
7.6.3　塊濾波 88
7.6.4　分離的程序和數(shù)據(jù)總線 88
7.6.5　零開銷循環(huán) 89
7.6.6　循環(huán)緩沖器 89
7.7　系統(tǒng)問題 90
7.8　總結(jié) 90
第8章　復(fù)雜DSP應(yīng)用的高層次設(shè)計(jì)工具 91
8.1　高層次綜合設(shè)計(jì)方法 91
8.2　高層次設(shè)計(jì)工具 92
8.3　Catapult C 92
8.3.1　PICO 94
8.3.2　System Generator 95
8.4　案例分析 96
8.5　使用PICO的LDPC譯碼器設(shè)計(jì)案例 96
8.6　使用Catapult C 的矩陣乘法器設(shè)計(jì)案例 99
8.7　使用System Generator的QR分解設(shè)計(jì)實(shí)例 101
8.8　總結(jié) 104
參考文獻(xiàn) 104
第9章　DSP軟件優(yōu)化：DSP系統(tǒng)的基準(zhǔn)測(cè)試和性能分析 107
9.1　概述 107
9.2　編寫測(cè)試框架 107
9.3　隔離DSP內(nèi)核函數(shù) 110
9.3.1　提防激進(jìn)的編譯工具 110
9.3.2　靈活放置代碼 111
9.4　真實(shí)系統(tǒng)行為的建模 111
9.4.1　緩存帶來的影響 111
9.4.2　內(nèi)存延遲帶來的影響 112
9.5　系統(tǒng)方面的影響 112
9.6　多核/多設(shè)備環(huán)境下的執(zhí)行情況 112
9.7　分析測(cè)試方法帶來的額外開銷 113
9.7.1　排除無關(guān)事項(xiàng) 114
9.7.2　中斷 114
9.7.3　基準(zhǔn)測(cè)試中運(yùn)行的庫(kù)函數(shù) 114
9.7.4　使用仿真工具測(cè)試 114
9.7.5　基于硬件模塊的測(cè)試 115
9.7.6　性能分析結(jié)果 116
9.7.7　如何解讀獲取的測(cè)試結(jié)果 116
第10章　DSP軟件優(yōu)化：高級(jí)語言和編程模型 117
10.1　匯編語言 117
10.2　帶內(nèi)聯(lián)函數(shù)和編譯指示的C編程語言 118
10.2.1　C語言編寫的FIR濾波器 119
10.2.2　內(nèi)聯(lián)函數(shù) 119
10.2.3　編譯指令 121
10.3　嵌入式C語言 122
10.4　C++語言在嵌入式系統(tǒng)中的應(yīng)用 122
10.5　自動(dòng)矢量化編譯技術(shù) 123
10.5.1　MATLAB、Labview和類FFT-W的生成器套件 124
10.5.2　MATLAB和本地編譯的代碼 124
10.5.3　本地代碼到MATLAB和硅片上的仿真 125
第11章　優(yōu)化DSP軟件：代碼優(yōu)化 126
11.1　優(yōu)化過程 126
11.2　使用開發(fā)工具 126
11.2.1　編譯器優(yōu)化 126
11.2.2　編譯器基本配置 127
11.2.3　啟用優(yōu)化 127
11.2.4　其他的優(yōu)化配置 128
11.2.5　使用分析器 128
11.2.6　分析生成的匯編代碼 129
11.3　背景知識(shí)：理解DSP架構(gòu) 129
11.4　基本C語言優(yōu)化技巧 130
11.5　用內(nèi)聯(lián)函數(shù)發(fā)揮DSP特性 131
11.6　指針和內(nèi)存訪問 135
11.6.1　確保對(duì)齊方式 135
11.6.2　restrict和指針別名 136
11.7　循環(huán) 137
11.8　硬件循環(huán) 138
11.9　其他的提示和技巧 139
11.9.1　內(nèi)存爭(zhēng)用 139
11.9.2　使用未對(duì)齊訪問 139
11.9.3　訪問緩存 139
11.9.4　嵌入小函數(shù) 139
11.9.5　使用供應(yīng)商DSP庫(kù) 139
11.10　一般的循環(huán)轉(zhuǎn)換 139
11.11　循環(huán)展開 140
11.11.1　背景知識(shí) 140
11.11.2　實(shí)現(xiàn) 140
11.12　多重采樣 140
11.12.1　背景知識(shí) 140
11.12.2　實(shí)現(xiàn)過程 141
11.12.3　實(shí)現(xiàn) 141
11.13　部分求和 141
11.13.1　背景知識(shí) 141
11.13.2　實(shí)現(xiàn)過程 142
11.13.3　實(shí)現(xiàn) 142
11.14　軟件流水化 143
11.14.1　背景知識(shí) 143
11.14.2　實(shí)現(xiàn) 143
11.15　優(yōu)化技巧的應(yīng)用示例：互相關(guān) 144
11.15.1　創(chuàng)建 144
11.15.2　原始實(shí)現(xiàn)方案 144
11.15.3　步驟1：用內(nèi)聯(lián)函數(shù)執(zhí)行小數(shù)計(jì)算并指定循環(huán)計(jì)數(shù) 145
11.15.4　步驟2：指定數(shù)據(jù)對(duì)齊方式并修改成多重采樣 146
11.15.5　步驟3：匯編語言優(yōu)化 148
第12章　DSP優(yōu)化：內(nèi)存優(yōu)化 151
12.1　概述 151
12.2　代碼量?jī)?yōu)化 151
12.2.1　編譯器標(biāo)記和標(biāo)記挖掘 151
12.2.2　針對(duì)ISA的代碼量與性能權(quán)衡 152
12.2.3　針對(duì)代碼量?jī)?yōu)化調(diào)整ABI 153
12.2.4　告誡購(gòu)買者：編譯器優(yōu)化與代碼量互不相關(guān) 160
12.3　內(nèi)存布局優(yōu)化 161
12.3.1　內(nèi)存優(yōu)化概述 161
12.3.2　集中優(yōu)化工作 162
12.3.3　向量化和動(dòng)態(tài)代碼計(jì)算比例 162
12.3.4　數(shù)據(jù)結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)數(shù)組及其混合 164
12.3.5　針對(duì)內(nèi)存性能的循環(huán)優(yōu)化 166
12.3.6　數(shù)據(jù)對(duì)齊方式的連鎖效應(yīng) 166
12.3.7　選擇合適的數(shù)據(jù)類型會(huì)獲得豐厚回報(bào) 166
第13章　針對(duì)功耗的軟件優(yōu)化 168
13.1　概述 168
13.2　了解功耗 168
13.3　測(cè)量功耗 171
13.3.1　使用電表測(cè)量功率 171
13.3.2　使用霍爾傳感器型IC測(cè)量功率 171
13.3.3　穩(wěn)壓器模塊電源IC 172
13.4　分析應(yīng)用程序的功耗 173
13.5　降低功耗 174
13.6　時(shí)鐘和電壓控制 177
13.7　優(yōu)化數(shù)據(jù)流 182
13.7.1　優(yōu)化內(nèi)存訪問以降低功耗 182
13.7.2　DDR概述 183
13.7.3　通過優(yōu)化DDR數(shù)據(jù)流來降低功率 185
13.8　外設(shè)/通信的使用 193
13.8.1　數(shù)據(jù)的DMA和CPU的對(duì)比 195
13.8.2　算法優(yōu)化 197
13.8.3　遞歸消除 200
13.9　總結(jié) 202
參考文獻(xiàn) 203
第14章　DSP操作系統(tǒng) 204
14.1　概述 204
14.2　DSP操作系統(tǒng)基礎(chǔ) 204
14.3　實(shí)時(shí)性 205
14.4　多核 208
14.5　內(nèi)存管理 213
14.5.1　內(nèi)存分配 213
14.5.2　虛擬內(nèi)存和內(nèi)存保護(hù) 213
14.6　網(wǎng)絡(luò) 214
14.6.1　處理器間通信 214
14.6.2　網(wǎng)絡(luò)互聯(lián) 216
14.7　調(diào)度 217
14.7.1　參考模型 217
14.7.2　搶占式調(diào)度與非搶占式調(diào)度 218
14.7.3　阻塞作業(yè)與非阻塞作業(yè) 218
14.7.4　協(xié)作式調(diào)度 218
14.7.5　調(diào)度類型 219
14.7.6　調(diào)度時(shí)的多核考慮 219
14.7.7　離線調(diào)度及其可能的實(shí)現(xiàn) 219
14.7.8　在線調(diào)度（基于優(yōu)先級(jí)的調(diào)度） 224
14.7.9　靜態(tài)優(yōu)先級(jí)調(diào)度 224
14.7.10　動(dòng)態(tài)優(yōu)先級(jí)調(diào)度 226
14.7.11　離線調(diào)度與在線調(diào)度的比較 227
14.7.12　優(yōu)先級(jí)反轉(zhuǎn) 227
14.8　DSP OS輔助工具 229
14.9　總結(jié) 231
參考文獻(xiàn) 232
第15章　DSP軟件開發(fā)管理 234
15.1　概述 234
15.2　開發(fā)DSP應(yīng)用面對(duì)的挑戰(zhàn) 234
15.3　DSP開發(fā)流程 235
15.3.1　概念和規(guī)范定義階段 235
15.3.2　DSP算法標(biāo)準(zhǔn)和指導(dǎo)原則 236
15.3.3　高級(jí)系統(tǒng)設(shè)計(jì)和工程性能 237
15.3.4　軟件開發(fā) 238
15.3.5　系統(tǒng)創(chuàng)建、集成和測(cè)試 238
15.3.6　工廠和現(xiàn)場(chǎng)測(cè)試 238
15.4　DSP系統(tǒng)的設(shè)計(jì)挑戰(zhàn) 238
15.5　DSP高級(jí)設(shè)計(jì)工具 239
15.6　DSP工具箱 239
15.7　DSP的主機(jī)開發(fā)工具 240
15.8　通用數(shù)據(jù)流實(shí)例 242
15.9　代碼調(diào)整及優(yōu)化 246
15.9.1　典型DSP開發(fā)流程 246
15.9.2　新手入門 248
15.10　總結(jié) 248
第16章　DSP多核軟件開發(fā) 251
16.1　概述 251
16.2　多核編程模型 252
16.2.1　多個(gè)單核系統(tǒng) 252
16.2.2　真正的多核系統(tǒng) 254
16.3　移植向?qū)?255
16.3.1　設(shè)計(jì)上的考慮 255
16.3.2　MJPEG案例分析 256
16.3.3　實(shí)現(xiàn)細(xì)節(jié) 259
16.4　總結(jié) 262
第17章　DSP應(yīng)用程序的開發(fā)與調(diào)試 263
17.1　集成開發(fā)環(huán)境概述 263
17.2　新建項(xiàng)目 263
17.3　多核DSP環(huán)境下進(jìn)行編譯與鏈接 267
17.3.1　DSP SDOS操作系統(tǒng) 267
17.3.2　應(yīng)用程序內(nèi)存映射 268
17.3.3　應(yīng)用程序的編譯器配置 270
17.3.4　應(yīng)用程序的鏈接器配置 274
17.4　在多核DSP上執(zhí)行和調(diào)試應(yīng)用程序 277
17.4.1　創(chuàng)建新連接 277
17.4.2　建立運(yùn)行配置 279
17.4.3　調(diào)試器使用 280
17.5　使用軟件和硬件專用資源跟蹤與剖析多核應(yīng)用程序 285
17.5.1　軟件分析設(shè)置 286
17.5.2　跟蹤 287
17.5.3　重要