基于FPGA的系統(tǒng)優(yōu)化與綜合

定　價(jià)：￥139.00

作　者：	瓦萊里·斯克里亞洛夫著，廖永波譯
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	國際信息工程先進(jìn)技術(shù)譯叢
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787111597223	出版時(shí)間：	2018-06-01	包裝：	平裝
開本：	16開	頁數(shù)：	375	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書系統(tǒng)介紹了關(guān)于FPGA的設(shè)計(jì)與實(shí)現(xiàn)的研究成果。首先，引入數(shù)字系統(tǒng)的設(shè)計(jì)概念，使用FPGA設(shè)計(jì)實(shí)現(xiàn)，并給出基于FPGA的高性能加速的仿真結(jié)果；其次，展現(xiàn)更多有限狀態(tài)機(jī)（FSM）的理論，闡述減少FPGA基本資源的方法，并講述如何在FPGA中實(shí)現(xiàn)小化電路的延時(shí)。本書著重介紹了完全綜合的硬件描述規(guī)范，提供大量基于提出的模型和方法的實(shí)際設(shè)計(jì)，探索了涉及核配置邏輯器件和大量嵌入模塊的建模方法。本書可作為普通高等學(xué)校微電子、電氣工程、自動(dòng)化、能源工程等專業(yè)本科生和研究生相關(guān)課程的教材或參考書，也可為相關(guān)專業(yè)的工程技術(shù)人員對(duì)FPGA系統(tǒng)的研究設(shè)計(jì)提供參考。

作者簡(jiǎn)介

暫缺《基于FPGA的系統(tǒng)優(yōu)化與綜合》作者簡(jiǎn)介

圖書目錄

譯者序
原書前言
縮略語
第一部分　基于ＦＰＧＡ的數(shù)字電路與系統(tǒng)設(shè)計(jì)
第１章?。疲校牵两Y(jié)構(gòu)、可重構(gòu)結(jié)構(gòu)、嵌入模塊和設(shè)計(jì)工具３
?。?１　介紹ＦＰＧＡ３　
１.２?。疲校牵疗骷幕A(chǔ)７　
　１.２.１?。兀椋欤椋睿疲校牵恋目膳渲眠壿嬆K７
　?。?２.２　ＡｌｔｅｒａＦＰＧＡ的邏輯器件１０
?。?３　嵌入模塊１１　
　１.３.１　嵌入存儲(chǔ)器１２　
?。?３.２　嵌入ＤＳＰ模塊１５
?。?４　時(shí)鐘分配和復(fù)位１７
?。?５　設(shè)計(jì)工具１９
?。?６　執(zhí)行和原型機(jī)２４
?。?７　基于ＦＰＧＡ的電路和系統(tǒng)的交互２９
　參考文獻(xiàn)３５
第２章　基于ＦＰＧＡ器件的綜合ＶＨＤＬ３７
?。?１　介紹ＶＨＤＬ３７
　２.２　數(shù)據(jù)類型、對(duì)象和操作數(shù)４３
　２.３　組合進(jìn)程和時(shí)序進(jìn)程４８　
?。?３.１　組合進(jìn)程４９　　
２.３.２　時(shí)序進(jìn)程５２　
２.４　函數(shù)、進(jìn)程和模塊５６
?。?５　類和生成６２　
２.６　庫、包和文件６７
?。?７　行為仿真７２　
２.８　原型機(jī)７６
　參考文獻(xiàn)７８
　
第３章　設(shè)計(jì)技術(shù)８０
?。?１　組合電路８０
　?。?１.１　譯碼器８３
　?。?１.２　解碼器８３
　?。?１.３　多路復(fù)用器８４
　?。?１.４　比較器８５
　　３.１.５　算術(shù)電路８５
　?。?１.６　桶形移位器８６
　３.２　順序電路８６
　?。?２.１　寄存器８６
　?。?２.２　移位寄存器８７
　?。?２.３　計(jì)數(shù)器８７
　?。?２.４　有累加器的算術(shù)電路８８
?。?３　有限狀態(tài)機(jī)８９
?。?４　基于ＦＰＧＡ電路和系統(tǒng)的優(yōu)選９２
　?。?４.１　高并行性的基于網(wǎng)絡(luò)的解決方案９３
　　３.４.２　硬件加速器９８
　?。?４.３　塊化分層ＦＳＭ運(yùn)行的并行算法９８
?。?５　并行排序的設(shè)計(jì)實(shí)例９９
?。?６　并行搜索的設(shè)計(jì)實(shí)例１０４
?。?７　并行計(jì)數(shù)器的設(shè)計(jì)實(shí)例１０９
?。?８　計(jì)數(shù)網(wǎng)絡(luò)的設(shè)計(jì)實(shí)例１１２
　３.９　基于ＬＵＴ的漢明權(quán)重計(jì)數(shù)器／比較器的設(shè)計(jì)實(shí)例１１５
?。?１０　向量操作的設(shè)計(jì)實(shí)例１２１
　參考文獻(xiàn)１２５
第４章　嵌入模塊和系統(tǒng)設(shè)計(jì)１２７
?。?１　ＩＰ芯片１２７
?。?２　嵌入ＤＳＰ１３６
　４.３?。疲校牵两换ィ保矗?
　?。?３.１?。模椋纾椋欤澹睿舨⑿卸丝诮涌冢保矗?
　?。?３.２　ＵＡＲＴ接口１４９
?。?４　軟硬件協(xié)同設(shè)計(jì)和協(xié)同仿真１６０
　?。?４.１?。模椋纾椋欤澹睿舨⑿薪涌诘能浻布f(xié)同設(shè)計(jì)１６１
　　４.４.２?。眨粒遥越涌诘能浻布f(xié)同設(shè)計(jì)１６８
?。?５　可編程片上系統(tǒng)１７７
基于ＦＰＧＡ的系統(tǒng)優(yōu)化與綜合
Ⅹ　
　參考文獻(xiàn)１８１
第５章　基于層次和并行技術(shù)規(guī)范１８２
　５.１　模塊化層次結(jié)構(gòu)規(guī)范１８２
?。?２　層次有限狀態(tài)機(jī)１８６
　　５.２.１　具有明確模塊的ＨＦＳＭ的ＨＤＬ模板１８７
　?。?２.２　具有不明確模塊的ＨＦＳＭ的ＨＤＬ模板１９５
?。?３　ＨＦＳＭ的綜合１９６
　?。?３.１　具有明確模塊的ＨＦＳＭ的綜合１９６
　　５.３.２　具有不明確模塊的ＨＦＳＭ的綜合２０３
?。?４　并行規(guī)范和并行ＨＦＳＭ２０４
?。?５　基于ＨＦＳＭ模型的軟件程序的硬件執(zhí)行２１２
　５.６　嵌入式或分布式棧存儲(chǔ)器２１５
?。?７　優(yōu)化技術(shù)２１７
　?。?７.１　層次返回２１７
　?。?７.２?。龋牵拥亩嗳肟邳c(diǎn)２１９
　　５.７.３　快棧解除２１９
?。?８　實(shí)際應(yīng)用２１９
　參考文獻(xiàn)２２５
第二部分　基于ＦＰＧＡ電路和系統(tǒng)的有限
狀態(tài)機(jī)的優(yōu)化方法
第６章?。停铮铮颍澹疲樱?邏輯電路的硬件減少２３１
?。?１　現(xiàn)有方法的一般特點(diǎn)２３１
?。?２?。停铮铮颍澹疲樱椭械哪繕?biāo)轉(zhuǎn)換２３７
?。?３　ＭｏｏｒｅＦＳＭ的狀態(tài)代碼擴(kuò)展式２４１
?。?４　替代邏輯條件綜合ＭｏｏｒｅＦＳＭ２４８
　參考文獻(xiàn)２５２
第７章　嵌入存儲(chǔ)模塊設(shè)計(jì)ＦＳＭ２５４
?。?１?。停澹幔欤停停铮铮颍澹疲樱偷暮?jiǎn)單執(zhí)行２５４
?。?２?。疲樱偷慕Y(jié)構(gòu)解體２５９
?。?３　解碼微操作集設(shè)計(jì)ＭｅａｌｙＦＳＭ２６２
　７.４　解碼兼容微操作域設(shè)計(jì)ＭｅａｌｙＦＳＭ２６５
目　　錄
Ⅺ　
?。?５　解碼結(jié)構(gòu)表行設(shè)計(jì)ＭｅａｌｙＦＳＭ２６７
　７.６　基于ＭｏｏｒｅＦＳＭ的偽等狀態(tài)優(yōu)化ＢＩＭＦ２７２
　參考文獻(xiàn)２７６
第８章　優(yōu)化具有嵌入存儲(chǔ)塊的ＦＳＭ２７８
?。?１　ＭＰＭｅａｌｙＦＳＭ的簡(jiǎn)單執(zhí)行２７８
?。?２?。蹋眨裕澹虻膬?yōu)化２８５
?。?３　基于偽等狀態(tài)優(yōu)化ＬＵＴｅｒ２９０
?。?４　基于微操作集編碼優(yōu)化ＬＵＴｅｒ２９９
　參考文獻(xiàn)３０６
第９章　操作實(shí)現(xiàn)轉(zhuǎn)換的ＦＳＭ３０７
?。?１　轉(zhuǎn)換操作執(zhí)行的概念３０７
?。?２　轉(zhuǎn)換可操作生成的ＦＳＭ組織３０９
?。?３?。疲樱驮O(shè)計(jì)實(shí)例３１２
?。?４　具有ＯＡＴ的ＦＳＭ的綜合進(jìn)程結(jié)構(gòu)表達(dá)３１５
　?。?４.１　具有ＯＡＴ的ＦＳＭ的綜合進(jìn)程的基本結(jié)構(gòu)３１６
　?。?４.２　改良綜合進(jìn)程的基本結(jié)構(gòu)３１７
?。?/div>