芯片接口庫 I/O Library和ESD 電路的研發(fā)設(shè)計應(yīng)用

定　價：￥69.00

作　者：	王國立著
出版社：	人民郵電出版社
叢編項：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787115487063	出版時間：	2018-10-01	包裝：	平裝
開本：	16開	頁數(shù)：	185	字?jǐn)?shù)：

內(nèi)容簡介

　　本書理論和實踐相結(jié)合，首先概略介紹了I/O Library，包括I/O Library在芯片設(shè)計中的功能、設(shè)計流程等；接著介紹了I/O電路中的ESD現(xiàn)象、ESD的測試方法和多種ESD保護(hù)功能模塊的設(shè)計；然后著重講解閂鎖現(xiàn)象、GPIO的功能電路以及高速I/O電路的電路補(bǔ)償方法等；最后展望了I/O Library的未來發(fā)展。

作者簡介

　　王國立，1999年獲得北京郵電大學(xué)信息工程專業(yè)碩士學(xué)位。其后先后在中國華為、德國柏林GMD FOKUS、美國微芯（Microchip）等公司從事通信電子和半導(dǎo)體芯片的工作。在半導(dǎo)體領(lǐng)域，作者親身從事過形形色色的半導(dǎo)體芯片工程項目的設(shè)計開發(fā)，使用過許多半導(dǎo)體制造工藝。

圖書目錄

第 1 章　I/O Library 介紹 ……………………………………………………………… 1
1．1　I/O Library 的特征 …………………………………………………………… 1
1．2　I/O Library 的設(shè)計流程 ……………………………………………………… 4
1．3　研究工藝的特點 ……………………………………………………………… 5
1．4　設(shè)計測試芯片 ………………………………………………………………… 6
1．5　ESD 測試模塊 ………………………………………………………………… 7
第 2 章　ESD——I/O Library 的第一道墻 ………………………………………… 11
2．1　ESD 現(xiàn)象 ……………………………………………………………………… 11
2．2　半導(dǎo)體芯片中的ESD 失敗現(xiàn)象 ……………………………………………… 12
2．3　電路可靠性——ESD 測試模型 ……………………………………………… 16
2．4　ESD 標(biāo)準(zhǔn)測試模型的測試組合 ……………………………………………… 25
2．5　ESD 標(biāo)準(zhǔn)測試模型的測試誤差 ……………………………………………… 28
2．6　輸入/ 輸出管腳ESD 器件的設(shè)計和布局 …………………………………… 29
參考文獻(xiàn)……………………………………………………………………………… 75
第3 章　閂鎖和保護(hù)環(huán) ………………………………………………………………… 77
3．1　閂鎖的機(jī)理 …………………………………………………………………… 77
3．2　防止閂鎖的方法 ……………………………………………………………… 79
3．3　Latch-up 的測試方法 ………………………………………………………… 88
參考文獻(xiàn)……………………………………………………………………………… 94
第4 章　I/O 電路設(shè)計 ………………………………………………………………… 95
4．1　通用型I/O 數(shù)據(jù)規(guī)范和設(shè)計 ………………………………………………… 95
4．2　傳輸線現(xiàn)象 …………………………………………………………………… 96
4．3　GPIO 的輸出模塊 ……………………………………………………………… 100
4．4　GPIO 的輸入模塊 ……………………………………………………………… 114
4．5　模擬輸入信號 ………………………………………………………………… 117
目　錄
芯片接口庫I/O Library 和ESD 電路的研發(fā)設(shè)計應(yīng)用
4．6　混合電壓輸入/ 輸出電路 …………………………………………………… 120
4．7　高壓容忍電路中的輸入/ 輸出電路 ………………………………………… 125
4．8　輸出電路的布局 ……………………………………………………………… 128
4．9　I/O 的電源線分布 ……………………………………………………………… 132
4．10　Bond PAD 的位置和布局 …………………………………………………… 134
4．11　內(nèi)核面積決定化和PAD 面積決定化 ……………………………………… 136
參考文獻(xiàn)……………………………………………………………………………… 139
第5 章　高速I/O 電路 ………………………………………………………………… 141
5．1　電路補(bǔ)償 ……………………………………………………………………… 141
5．2　DDR …………………………………………………………………………… 146
5．3　LVDS …………………………………………………………………………… 150
參考文獻(xiàn)……………………………………………………………………………… 154
第6 章　I/O Library 的模型…………………………………………………………… 155
6．1　綜合模型 ……………………………………………………………………… 155
6．2　行為模型 ……………………………………………………………………… 169
6．3　IBIS 模型 ……………………………………………………………………… 171
參考文獻(xiàn)……………………………………………………………………………… 181
結(jié)束語 …………………………………………………………………………………… 183