注冊(cè) | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當(dāng)前位置: 首頁(yè)出版圖書科學(xué)技術(shù)工業(yè)技術(shù)無線電電子學(xué)、電信技術(shù)電子設(shè)計(jì)自動(dòng)化(第二版)

電子設(shè)計(jì)自動(dòng)化(第二版)

電子設(shè)計(jì)自動(dòng)化(第二版)

定 價(jià):¥49.00

作 者: 胡正偉,謝志遠(yuǎn),范寒柏,王巖 編
出版社: 中國(guó)電力出版社
叢編項(xiàng): "十三五"普通高等教育本科規(guī)劃教材
標(biāo) 簽: 暫缺

購(gòu)買這本書可以去


ISBN: 9787519834159 出版時(shí)間: 2019-09-01 包裝: 平裝
開本: 16開 頁(yè)數(shù): 291 字?jǐn)?shù):  

內(nèi)容簡(jiǎn)介

  《電子設(shè)計(jì)自動(dòng)化(第二版)/“十三五”普通高等教育本科規(guī)劃教材》圍繞實(shí)現(xiàn)電子設(shè)計(jì)自動(dòng)化技術(shù)的物理載體、設(shè)計(jì)輸入、EDA工具三個(gè)基本要素介紹了半導(dǎo)體存儲(chǔ)器和可編程邏輯器件、硬件描述語(yǔ)言VHDL和QuartusⅡ軟件、Modelsim軟件的使用。該書敘述由淺人深,且通過大量具體實(shí)例進(jìn)行介紹,易于記憶和掌握。該書主要內(nèi)容包括半導(dǎo)體存儲(chǔ)器與可編程邏輯器件,數(shù)字系統(tǒng),VHDH初步設(shè)計(jì)、結(jié)構(gòu)、詞法、基本描述語(yǔ)句等,組合邏輯電路和時(shí)序邏輯電路VHDL設(shè)計(jì),VHDL測(cè)試平臺(tái),以及復(fù)雜系統(tǒng)的模塊化設(shè)計(jì)等。該書最后一章給出了12個(gè)上機(jī)實(shí)驗(yàn),以供讀者進(jìn)行實(shí)際設(shè)計(jì)、加深理論知識(shí)學(xué)習(xí)使用。該書配有習(xí)題、上機(jī)實(shí)驗(yàn)參考答案,可通過掃描書中二維碼獲得。該書既可作為相關(guān)院校電子科學(xué)與技術(shù)本科專業(yè)及相關(guān)專業(yè)的教材,也可作為電子設(shè)計(jì)自動(dòng)化相關(guān)人員的參考書。

作者簡(jiǎn)介

暫缺《電子設(shè)計(jì)自動(dòng)化(第二版)》作者簡(jiǎn)介

圖書目錄

前言
第一版前言
第1章 概述
1.1 電子設(shè)計(jì)自動(dòng)化簡(jiǎn)介
1.2 硬件描述語(yǔ)言簡(jiǎn)介
1.3 HDL相關(guān)EDA軟件簡(jiǎn)介
習(xí)題1
第2章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
2.1 半導(dǎo)體存儲(chǔ)器
2.2 可編程邏輯器件簡(jiǎn)介
習(xí)題2
第3章 數(shù)字系統(tǒng)
3.1 數(shù)字系統(tǒng)組成
3.2 數(shù)字系統(tǒng)設(shè)計(jì)方法
3.3 數(shù)字系統(tǒng)實(shí)現(xiàn)方式
3.4 基于PLD的數(shù)字系統(tǒng)設(shè)計(jì)流程
習(xí)題3
第4章 VHDL設(shè)計(jì)初步
4.1 1位半加器的VHDL設(shè)計(jì)
4.2 1位半加器的VHDL仿真
4.3 VHDL的特點(diǎn)
習(xí)題4
第5章 VHDL結(jié)構(gòu)
5.1 實(shí)體(ENTITY)
5.2 構(gòu)造體( ARCHITECTURE)
5.3 庫(kù)( LIBRARY)
5.4 包集合( PACKAGE)
5.5 配置
習(xí)題5
第6章 VHDL詞法
6.1 VHDL基本常識(shí)
6.2 VHDL標(biāo)示符
6.3 VHDL數(shù)據(jù)類型
6.4 VHDL數(shù)據(jù)對(duì)象
6.5 VHDL運(yùn)算符
習(xí)題6
第7章 VHDL基本描述語(yǔ)句
7.1 順序描述語(yǔ)句
7.2 并發(fā)描述語(yǔ)句
7.3 順并描述語(yǔ)句
7.4 并發(fā)描述語(yǔ)句的多驅(qū)動(dòng)問題
7.5 屬性描述語(yǔ)句
習(xí)題7
第8章 組合邏輯電路VHDL設(shè)計(jì)
8.1 基本邏輯門電路
8.2 編碼器
8.3 譯碼器
8.4 數(shù)據(jù)選擇器
8.5 數(shù)據(jù)比較器
8.6 算術(shù)運(yùn)算電路
習(xí)題8
第9章 時(shí)序邏輯電路VHDL設(shè)計(jì)
9.1 時(shí)鐘信號(hào)及復(fù)位方式
9.2 基本觸發(fā)器
9.3 寄存器
9.4 計(jì)數(shù)器
9.5 分頻器
9.6 存儲(chǔ)器
9.7 有限狀態(tài)機(jī)
習(xí)題9
第10章 VHDL測(cè)試平臺(tái)
10.1 測(cè)試平臺(tái)的作用與功能
10.2 代碼生成激勵(lì)信號(hào)的測(cè)試平臺(tái)
……
第11章 復(fù)雜系統(tǒng)的模塊化設(shè)計(jì)
第12章 上機(jī)實(shí)驗(yàn)
附錄A QuartusⅡ軟件簡(jiǎn)介
附錄B Modelsim 軟件簡(jiǎn)介
參考文獻(xiàn)

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) www.stefanvlieger.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)