數(shù)字電子技術(shù)基礎(chǔ)

第1章 數(shù)字電路基礎(chǔ)\t1
1．1 概述\t1
1．2 邏輯代數(shù)的基本運算\t1
1．2．1 基本概念\t1
1．2．2 基本邏輯運算\t2
1．2．3 其他常用邏輯運算\t4
1．2．4 邏輯函數(shù)及其表示方法\t5
1．3 邏輯代數(shù)的定律和運算規(guī)則\t7
1．3．1 邏輯代數(shù)的基本公式\t7
1．3．2 邏輯代數(shù)的基本運算規(guī)則\t8
1．4 邏輯函數(shù)的代數(shù)化簡法\t9
1．4．1 邏輯函數(shù)的常見形式\t9
1．4．2 邏輯函數(shù)的最簡“與-或表達(dá)式”的標(biāo)準(zhǔn)\t9
1．4．3 用代數(shù)法化簡邏輯函數(shù)\t9
1．5 邏輯函數(shù)的卡諾圖化簡法\t11
1．5．1 最小項的定義\t11
1．5．2 邏輯函數(shù)的最小項表達(dá)式\t11
1．5．3 卡諾圖\t12
1．5．4 用卡諾圖表示邏輯函數(shù)\t13
1．5．5 邏輯函數(shù)的卡諾圖化簡法\t14
1．5．6 具有無關(guān)項的邏輯函數(shù)的化簡\t17
本章小結(jié)\t19
習(xí)題\t19
第2章 邏輯門電路\t21
2．1 概述\t21
2．2 半導(dǎo)體器件的開關(guān)特性\t21
2．2．1 二極管的開關(guān)特性\t21
2．2．2 三極管的開關(guān)特性\t23
2．2．3 MOS管的開關(guān)特性\t24
2．3 分立元件門電路\t25
2．3．1 二極管與門電路\t25
2．3．2 二極管或門電路\t27
2．3．3 三極管反相器（非門）\t28
2．3．4 復(fù)合門電路\t30
2．4 TTL門電路\t31
2．4．1 TTL與非門的內(nèi)部結(jié)構(gòu)和工作原理\t31
2．4．2 TTL反相器的特性和主要參數(shù)\t32
2．4．3 其他功能和類型的TTL門電路\t36
2．5 CMOS門電路\t41
2．5．1 CMOS反相器\t42
2．5．2 其他CMOS門電路\t46
本章小結(jié)\t49
習(xí)題\t50
第3章 組合邏輯電路\t53
3．1 概述\t53
3．1．1 組合邏輯電路的方框圖及特點\t53
3．1．2 組合邏輯電路的分析方法\t53
3．1．3 組合邏輯電路的一般設(shè)計方法\t55
3．2 常用組合邏輯電路\t57
3．2．1 加法器\t57
3．2．2 乘法器\t62
3．2．3 數(shù)值比較器\t64
3．2．4 編碼器\t67
3．2．5 譯碼器\t73
3．2．6 數(shù)據(jù)選擇器\t80
3．2．7 數(shù)據(jù)分配器\t84
3．3 用集成電路實現(xiàn)組合邏輯函數(shù)\t85
3．3．1 用集成數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)\t85
3．3．2 用集成譯碼器實現(xiàn)組合邏輯函數(shù)\t87
3．3．3 用加法器實現(xiàn)組合邏輯函數(shù)\t88
3．4 組合邏輯電路中的競爭冒險\t90
3．4．1 組合邏輯電路中的競爭冒險現(xiàn)象\t90
3．4．2 組合邏輯電路中的競爭冒險判斷方法\t91
3．4．3 組合邏輯電路中的競爭冒險消除方法\t92
本章小結(jié)\t93
習(xí)題\t94
第4章 觸發(fā)器\t98
4．1 概述\t98
4．2 觸發(fā)器的電路結(jié)構(gòu)與動作特點\t98
4．2．1 基本RS觸發(fā)器的電路結(jié)構(gòu)與動作特點\t98
4．2．2 同步RS觸發(fā)器的電路結(jié)構(gòu)與動作特點\t100
4．2．3 主從JK觸發(fā)器的電路結(jié)構(gòu)和動作特點\t101
4．2．4 邊沿觸發(fā)器的電路結(jié)構(gòu)和動作特點\t103
4．3 觸發(fā)器的邏輯功能及其描述方法\t105
4．3．1 觸發(fā)器按邏輯功能的分類\t105
4．3．2 觸發(fā)器的電路結(jié)構(gòu)與邏輯功能的關(guān)系\t108
4．4 觸發(fā)器邏輯功能的轉(zhuǎn)換\t108
4．4．1 集成觸發(fā)器\t108
4．4．2 觸發(fā)器的相互轉(zhuǎn)換\t109
本章小結(jié)\t110
習(xí)題\t111
第5章 時序邏輯電路\t114
5．1 概述\t114
5．2 時序電路的分析方法\t114
5．3 同步計數(shù)器\t116
5．3．1 同步二進(jìn)制計數(shù)器\t116
5．3．2 同步二進(jìn)制計數(shù)器的連接規(guī)律和特點\t117
5．3．3 同步非二進(jìn)制計數(shù)器\t117
5．4 異步計數(shù)器\t119
5．4．1 異步二進(jìn)制計數(shù)器\t119
5．4．2 異步二進(jìn)制計數(shù)器的連接規(guī)律和特點\t121
5．5 集成計數(shù)器\t121
5．5．1 集成同步計數(shù)器74LS161\t121
5．5．2 集成異步計數(shù)器74LS290\t122
5．5．3 用集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器\t123
5．6 寄存器\t126
5．6．1 數(shù)據(jù)寄存器\t126
5．6．2 移位寄存器\t127
本章小結(jié)\t130
習(xí)題\t130
第6章 脈沖波形的產(chǎn)生與整形\t133
6．1 概述\t133
6．2 施密特觸發(fā)器\t134
6．2．1 施密特觸發(fā)器的基本概念\t134
6．2．2 由CMOS門電路構(gòu)成的施密特觸發(fā)器\t135
6．2．3 施密特觸發(fā)器的應(yīng)用\t136
6．3 單穩(wěn)態(tài)觸發(fā)器\t139
6．3．1 單穩(wěn)態(tài)觸發(fā)器的基本概念\t139
6．3．2 由CMOS門電路構(gòu)成的微分型單穩(wěn)態(tài)觸發(fā)器\t139
6．3．3 集成單穩(wěn)態(tài)觸發(fā)器\t142
6．3．4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用\t144
6．4 多諧振蕩器\t145
6．4．1 由CMOS非門電路構(gòu)成的多諧振蕩器\t145
6．4．2 CMOS石英晶體振蕩器\t147
6．5 555定時器及應(yīng)用\t149
6．5．1 7555定時器的電路結(jié)構(gòu)和工作原理\t149
6．5．2 由555定時器構(gòu)成的施密特觸發(fā)器\t150
6．5．3 由555定時器構(gòu)成的多諧振蕩器\t151
6．5．4 由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器\t154
本章小結(jié)\t156
習(xí)題\t157
第7章 數(shù)-模與模-數(shù)轉(zhuǎn)換電路\t162
7．1 概述\t162
7．2 D/A轉(zhuǎn)換器\t162
7．2．1 D/A轉(zhuǎn)換器的基本原理\t162
7．2．2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器\t163
7．2．3 權(quán)電流型D/A轉(zhuǎn)換器\t164
7．2．4 權(quán)電流型D/A轉(zhuǎn)換器應(yīng)用舉例\t166
7．2．5 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)\t167
7．3 A/D轉(zhuǎn)換器\t168
7．3．1 A/D轉(zhuǎn)換的一般步驟和采樣定理\t168
7．3．2 采樣-保持電路\t170
7．3．3 并行比較型A/D轉(zhuǎn)換器\t171
7．3．4 逐次比較型A/D轉(zhuǎn)換器\t172
7．3．5 雙積分型A/D轉(zhuǎn)換器\t173
7．3．6 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)\t176
7．3．7 集成A/D轉(zhuǎn)換器及其應(yīng)用\t177
本章小結(jié)\t179
習(xí)題\t180
第8章 存儲器\t181
8．1 概述\t181
8．2 只讀存儲器\t182
8．2．1 可編程只讀存儲器\t184
8．2．2 可擦除的可編程只讀存儲器\t185
8．3 隨機存儲器\t187
8．3．1 靜態(tài)隨機存儲器\t188
8．3．2 動態(tài)隨機存儲器\t191
本章小結(jié)\t194
習(xí)題\t195
附錄A 數(shù)字電路實驗部分\t196
實驗一 門電路邏輯功能及測試\t196
實驗二 組合邏輯電路Ⅰ（半加器和全加器）\t201
實驗三 組合邏輯電路Ⅱ（譯碼器和數(shù)據(jù)選擇器）\t204
實驗四 組合邏輯電路的設(shè)計和邏輯功能驗證\t206
實驗五 觸發(fā)器\t211
實驗六 集成電路多種計數(shù)器綜合應(yīng)用\t214
實驗七 時序電路（計數(shù)器和移位寄存器）\t217
實驗八 555定時器電路的應(yīng)用\t220
實驗九 D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器\t224
參考文獻(xiàn)\t229