數(shù)字電子技術(shù)

目 錄
第1章 概述 1
1．1 數(shù)字電路的基本概念 1
1．1．1 模擬信號與數(shù)字信號 1
1．1．2 數(shù)字信號的主要參數(shù) 2
1．1．3 數(shù)字技術(shù)的發(fā)展及其應(yīng)用 2
1．1．4 數(shù)字集成電路的分類及特點(diǎn) 4
1．2 數(shù)制 5
1．2．1 十進(jìn)制 5
1．2．2 二進(jìn)制 6
1．2．3 十六進(jìn)制 7
1．2．4 數(shù)制之間的相互轉(zhuǎn)換 7
1．3 編碼 9
1．3．1 二?十進(jìn)制編碼 9
1．3．2 ASCII碼 10
1．4 邏輯代數(shù)基礎(chǔ) 11
1．4．1 邏輯變量和邏輯函數(shù) 11
1．4．2 三種基本邏輯運(yùn)算及邏輯符號 12
1．4．3 邏輯函數(shù)的描述方法 15
1．4．4 邏輯代數(shù)運(yùn)算的基本規(guī)則 16
1．4．5 邏輯函數(shù)的代數(shù)化簡法 19
1．4．6 邏輯函數(shù)的卡諾圖化簡法 21
1．5 正、負(fù)邏輯及邏輯符號的變換 29
1．5．1 正邏輯、負(fù)邏輯的概念 29
1．5．2 混合邏輯中邏輯符號的等效變換 29
1．6 帶符號數(shù)的表示方法 30
1．6．1 原碼 31
1．6．2 反碼 31
1．6．3 補(bǔ)碼 31
1．6．4 原碼、反碼、補(bǔ)碼之間的轉(zhuǎn)換 31
1．6．5 溢出概念 32
1．6．6 定點(diǎn)數(shù)與浮點(diǎn)數(shù)表示方法 33
1．7 可靠性編碼 33
1．7．1 Gray碼 33
1．7．2 奇偶校驗(yàn)碼 35
1．7．3 海明校驗(yàn)碼 36
1．7．4 循環(huán)冗余校驗(yàn)碼 38
本章小結(jié) 40
思考題和習(xí)題1 41
第2章 邏輯門電路 44
2．1 邏輯門的外部特性和技術(shù)參數(shù) 44
2．1．1 邏輯門電路簡介 44
2．1．2 邏輯電平 45
2．1．3 噪聲容限 46
2．1．4 延時(shí)?功耗乘積 46
2．1．5 扇入數(shù)和扇出數(shù) 47
2．2 MOS邏輯門電路 49
2．2．1 MOS管的開關(guān)特性 49
2．2．2 CMOS反相器 50
2．2．3 其他CMOS門電路 52
2．2．4 使用CMOS芯片的注意事項(xiàng) 58
2．2．5 CMOS門電路產(chǎn)品系列 59
2．3 TTL邏輯門電路 60
2．3．1 三極管的開關(guān)特性 60
2．3．2 TTL反相器 62
2．3．3 其他TTL門電路 64
2．3．4 使用TTL芯片的注意事項(xiàng) 66
2．3．5 CMOS和TTL的性能比較 67
2．4 集成邏輯門電路的應(yīng)用 68
2．4．1 TTL與CMOS器件之間的接口問題 68
2．4．2 用門電路驅(qū)動(dòng)LED顯示器件 70
2．4．3 電源去耦合和接地方法 70
※2．5 Proteus電路仿真例題 71
本章小結(jié) 74
思考題和習(xí)題2 75
第3章 組合邏輯電路 79
3．1 組合邏輯電路的概念 79
3．2 組合邏輯電路的分析設(shè)計(jì)方法 79
3．2．1 組合邏輯電路的分析方法 79
3．2．2 組合邏輯電路的設(shè)計(jì)方法 80
3．3 常用組合邏輯電路 82
3．3．1 編碼器 83
3．3．2 譯碼器 86
3．3．3 數(shù)據(jù)選擇器 93
3．3．4 數(shù)值比較器 94
3．3．5 加法器 96
3．3．6 組合邏輯集成電路應(yīng)用舉例 99
3．4 組合邏輯電路中的競爭冒險(xiǎn) 103
3．4．1 競爭冒險(xiǎn)的產(chǎn)生原因 103
3．4．2 競爭冒險(xiǎn)的消除方法 103
※3．5 Proteus電路仿真例題 105
本章小結(jié) 106
思考題和習(xí)題3 107
第4章 鎖存器和觸發(fā)器 110
4．1 雙穩(wěn)態(tài)存儲(chǔ)單元電路 110
4．1．1 電路雙穩(wěn)態(tài)的概念 110
4．1．2 雙穩(wěn)態(tài)存儲(chǔ)單元電路 110
4．2 鎖存器 111
4．2．1 RS鎖存器 111
4．2．2 D鎖存器 114
4．2．3 8D鎖存器74HC573芯片介紹 115
4．3 觸發(fā)器的電路結(jié)構(gòu) 117
4．3．1 主從觸發(fā)器 118
4．3．2 維持阻塞D觸發(fā)器 122
4．3．3 雙D觸發(fā)器74HC74芯片介紹 124
4．3．4 觸發(fā)器的動(dòng)態(tài)性能技術(shù)指標(biāo) 125
4．4 不同邏輯功能的觸發(fā)器 126
4．4．1 D觸發(fā)器 127
4．4．2 JK觸發(fā)器 127
4．4．3 RS觸發(fā)器 128
4．4．4 T觸發(fā)器和T＇ 觸發(fā)器 128
4．4．5 觸發(fā)器邏輯功能的轉(zhuǎn)換 129
※4．5 Proteus電路仿真例題 130
本章小結(jié) 133
思考題和習(xí)題4 134
第5章 時(shí)序邏輯電路 138
5．1 時(shí)序邏輯電路概念 138
5．1．1 時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn) 138
5．1．2 時(shí)序邏輯電路分類 139
5．1．3 時(shí)序邏輯電路功能描述方法 139
5．2 時(shí)序邏輯電路的分析方法 140
5．2．1 分析時(shí)序邏輯電路的一般步驟 140
5．2．2 同步時(shí)序邏輯電路的分析舉例 141
5．2．3 異步時(shí)序邏輯電路的分析舉例 143
5．3 計(jì)數(shù)器 145
5．3．1 二進(jìn)制計(jì)數(shù)器 145
5．3．2 其他進(jìn)制計(jì)數(shù)器 149
5．3．3 計(jì)數(shù)器集成電路的應(yīng)用舉例 150
5．4 寄存器 154
5．4．1 數(shù)碼寄存器 154
5．4．2 移位寄存器 154
5．4．3 74HC595芯片介紹 156
5．4．4 移位寄存器構(gòu)成的移位型計(jì)數(shù)器 157
5．5 時(shí)序邏輯電路的設(shè)計(jì)方法 159
5．5．1 同步時(shí)序邏輯電路的設(shè)計(jì)方法 159
5．5．2 時(shí)序邏輯電路的設(shè)計(jì)舉例 160
※5．6 Proteus電路仿真例題 164
本章小結(jié) 166
思考題和習(xí)題5 167
第6章 脈沖波形產(chǎn)生與整形電路 172
6．1 集成555定時(shí)器 172
6．1．1 555定時(shí)器的電路結(jié)構(gòu)與工作原理 172
6．1．2 555定時(shí)器的功能表 173
6．2 施密特觸發(fā)器 174
6．2．1 用555定時(shí)器組成的施密特觸發(fā)器 174
6．2．2 施密特觸發(fā)器CC40106芯片介紹 175
6．2．3 施密特觸發(fā)器的應(yīng)用舉例 176
6．3 多諧振蕩器 178
6．3．1 用555定時(shí)器組成的多諧振蕩器 178
6．3．2 占空比可調(diào)的多諧振蕩器電路 179
6．3．3 石英晶體多諧振蕩器 180
6．3．4 多諧振蕩器的應(yīng)用舉例 181
6．4 單穩(wěn)態(tài)觸發(fā)器 182
6．4．1 用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器 182
6．4．2 單穩(wěn)態(tài)觸發(fā)器74LS121、MC14528芯片介紹 184
6．4．3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用舉例 187
※6．5 Proteus電路仿真例題 189
本章小結(jié) 193
思考題和習(xí)題6 194
第7章 半導(dǎo)體存儲(chǔ)器 199
7．1 概述 199
7．2 隨機(jī)存取存儲(chǔ)器 200
7．2．1 RAM的基本結(jié)構(gòu) 200
7．2．2 RAM的存儲(chǔ)單元 202
7．2．3 存儲(chǔ)容量的擴(kuò)展 204
7．3 只讀存儲(chǔ)器 206
7．3．1 ROM的分類 206
7．3．2 ROM的基本結(jié)構(gòu) 207
7．3．3 存儲(chǔ)器AT27C040芯片介紹 208
7．3．4 ROM應(yīng)用舉例 210
7．3．5 存儲(chǔ)容量的擴(kuò)展 211
※7．4 Proteus電路仿真例題 212
本章小結(jié) 214
思考題和習(xí)題7 214
第8章 數(shù)模和模數(shù)轉(zhuǎn)換器 217
8．1 D/A轉(zhuǎn)換器 217
8．1．1 D/A轉(zhuǎn)換器的基本工作原理 217
8．1．2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 217
8．1．3 權(quán)電流型D/A轉(zhuǎn)換器 219
8．1．4 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo) 220
8．1．5 D/A轉(zhuǎn)換器DAC0808應(yīng)用舉例 221
8．2 A/D轉(zhuǎn)換器 222
8．2．1 A/D轉(zhuǎn)換器的基本工作原理 222
8．2．2 取樣?保持電路 223
8．2．3 并行比較型A/D轉(zhuǎn)換器 224
8．2．4 逐次比較型A/D轉(zhuǎn)換器 226
8．2．5 雙積分型A/D轉(zhuǎn)換器 227
8．2．6 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo) 229
8．2．7 A/D轉(zhuǎn)換器ADC0809應(yīng)用舉例 229
※8．3 Proteus電路仿真例題 231
本章小結(jié) 234
思考題和習(xí)題8 234
第9章 可編程邏輯器件 237
9．1 PLD概述 237
9．1．1 PLD的發(fā)展歷程 237
9．1．2 PLD的分類 238
9．1．3 PLD的邏輯表示方法 238
9．2 低密度PLD 239
9．2．1 PROM 239
9．2．2 PLA 240
9．2．3 PAL 240
9．2．4 GAL 240
9．3 復(fù)雜可編程邏輯器件 242
9．3．1 基于乘積項(xiàng)的CPLD基本結(jié)構(gòu) 242
9．3．2 CPLD產(chǎn)品概述 244
9．4 現(xiàn)場可編程門陣列 245
9．4．1 基于查找表的FPGA基本結(jié)構(gòu) 245
9．4．2 FPGA產(chǎn)品概述 248
9．5 基于CPLD/FPGA的數(shù)字系統(tǒng)開發(fā)流程 248
9．5．1 一般開發(fā)流程 249
9．5．2 硬件描述語言VHDL/Verilog HDL 249
9．5．3 D鎖存器和D觸發(fā)器的VHDL設(shè)計(jì) 251
9．5．4 集成開發(fā)環(huán)境Quartus II 252
本章小結(jié) 254
思考題和習(xí)題9 254
附錄A 電路仿真軟件Proteus 256
A．1 Proteus電路仿真軟件簡介 256
A．1．1 Proteus簡介 256
A．1．2 Proteus組成 256
A．1．3 Proteus基本資源 256
A．1．4 Proteus基本操作與設(shè)置 259
A．2 基于Proteus的電路設(shè)計(jì) 261
A．2．1 設(shè)計(jì)流程 261
A．2．2 設(shè)計(jì)實(shí)例 262
A．3 基于Proteus的電路仿真 264
A．3．1 交互式仿真 265
A．3．2 基于圖表的仿真 265
附錄B 電子技術(shù)課程設(shè)計(jì) 267
題目1 函數(shù)發(fā)生器設(shè)計(jì) 267
題目2 盲人報(bào)時(shí)鐘設(shè)計(jì) 267
題目3 電子密碼鎖電路設(shè)計(jì) 268
題目4 出租車計(jì)費(fèi)器設(shè)計(jì) 269
題目5 自動(dòng)售貨機(jī)設(shè)計(jì) 270
題目6 自適應(yīng)頻率測量儀設(shè)計(jì) 270
題目7 電梯控制器設(shè)計(jì) 271
題目8 智力競賽搶答器設(shè)計(jì) 272
題目9 數(shù)字式紅外線測速儀設(shè)計(jì) 273
題目10 交通燈控制器設(shè)計(jì) 274
題目11 籃球比賽24秒計(jì)時(shí)器設(shè)計(jì) 275
題目12 簡易電子琴設(shè)計(jì) 276
題目13 數(shù)字電子鐘設(shè)計(jì) 277
題目14 數(shù)字秒表設(shè)計(jì) 278
題目15 六花樣彩燈控制器設(shè)計(jì) 278
題目16 數(shù)控直流穩(wěn)壓電源設(shè)計(jì) 279
題目17 拔河游戲機(jī)設(shè)計(jì) 280
題目18 數(shù)控直流電流源設(shè)計(jì) 281
附錄C 思考題和習(xí)題參考答案 282
第1章 概述 282
第2章 邏輯門電路 283
第3章 組合邏輯電路 284
第4章 鎖存器和觸發(fā)器 292
第5章 時(shí)序邏輯電路 297
第6章 脈沖波形產(chǎn)生與整形電路 306
第7章 半導(dǎo)體存儲(chǔ)器 314
第8章 數(shù)模和模數(shù)轉(zhuǎn)換器 317
第9章 可編程邏輯器件 318
參考文獻(xiàn) 320