數(shù)字電路與邏輯設計（第2版）

定　價：￥69.00

作　者：	張俊濤著
出版社：	清華大學出版社
叢編項：	高等學校電子信息類專業(yè)系列教材·新形態(tài)教材
標　簽：	暫缺

購買這本書可以去

京東 (￥64.40)

ISBN：	9787302552901	出版時間：	2020-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	340	字數(shù)：

內(nèi)容簡介

　　本書分為三篇，共12章。第一篇為數(shù)字電路基礎，分為2章，主要講述數(shù)字電路的基本概念、數(shù)制與編碼以及數(shù)字系統(tǒng)分析與設計的工具——邏輯代數(shù)。第二篇講述數(shù)字系統(tǒng)設計中常用的集成電路，分為7章，以原理為主線，以器件為目標，講述基本門電路、組合邏輯電路、時序邏輯電路、存儲器、脈沖電路和A/D、D/A轉換器，并通過章內(nèi)的思考與練習、章末典型的設計項目使讀者及時地掌握知識點并加以應用。第三篇介紹數(shù)字設計新技術，分為3章，主要介紹EDA技術的概念、Verilog HDL硬件描述語言以及常用數(shù)字器件的描述和有限狀態(tài)機的設計方法，并配合設計項目，使讀者能夠快速地熟悉數(shù)字系統(tǒng)設計新技術。本書可作為電子信息類、計算機類等專業(yè)本科教材或教學參考書，也可以作為數(shù)字電路自學或電子技術課程設計的參考書。

作者簡介

　　張俊濤陜西科技大學教授、碩士生導師，陜西省電子學會會員，中國電子學會電子線路教學與產(chǎn)業(yè)專家委員會委員。長期從事電類專業(yè)基礎課程教學和實踐教學、電子信息類專業(yè)課程教學以及軟件無線電、嵌入式系統(tǒng)應用等領域的科研工作，先后開設“模擬電子技術”、“數(shù)字電子技術”、“信號與系統(tǒng)”、“EDA技術及應用”、“數(shù)字信號處理”、“高頻電路”和“單片機原理及應用”等多門本科生課程以及“電子系統(tǒng)設計技術”研究生課程，同時組織和指導全國大學生電子設計競賽、EDA/SOPC電子設計專題競賽和模數(shù)混合電路應用設計競賽等共10多屆，獲國獎10多項，省級獎百余項。發(fā)表學術論文60余篇，其中EI檢索6余篇。主持省部級及企業(yè)合作科研項目8項。授權國家發(fā)明專利2項，主編和參編教材5部。

圖書目錄

第一篇數(shù)字電路基礎
第1章緒論
1.1數(shù)字信號與數(shù)字電路
1.2數(shù)制
1.2.1十進制
1.2.2二進制
1.2.3十六進制
1.2.4不同進制的轉換
1.3補碼
1.4編碼
1.4.1十進制代碼
1.4.2循環(huán)碼
1.4.3ASCII碼
本章小結
習題
第2章邏輯代數(shù)基礎
2.1邏輯運算
2.1.1與邏輯
2.1.2或邏輯
2.1.3非邏輯
2.1.4兩種復合邏輯
2.1.5兩種特殊邏輯
2.2邏輯代數(shù)中的公式
2.2.1基本公式
2.2.2常用公式
2.2.3關于異或邏輯
2.3三種規(guī)則
2.3.1代入規(guī)則
2.3.2反演規(guī)則
2.3.3對偶規(guī)則
2.4邏輯函數(shù)的表示方法
2.4.1真值表
2.4.2函數(shù)表達式
2.4.3邏輯圖
2.4.4表示方法的相互轉換
2.5邏輯函數(shù)的標準形式
2.5.1最小項表達式
2.5.2最大項表達式
2.6邏輯函數(shù)的化簡
2.7無關項及其應用
本章小結
習題
第二篇數(shù)字集成電路
第3章門電路
3.1分立元件門電路
3.1.1二極管與門
3.1.2二極管或門
3.1.3三極管反相器
3.2集成門電路
3.2.1CMOS反相器
3.2.2其他邏輯門電路
3.2.3兩種特殊門電路
3.2.4CMOS傳輸門
3.3設計項目
本章小結
習題
第4章組合邏輯器件
4.1組合邏輯電路概述
4.2組合電路的分析與設計
4.2.1組合電路設計
4.2.2組合電路分析
4.3常用組合邏輯器件
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器與分配器
4.3.4加法器
4.3.5數(shù)值比較器
4.3.6奇偶校驗器
4.4組合電路中的競爭冒險
4.4.1競爭冒險的概念
4.4.2競爭冒險的檢查方法
4.4.3競爭冒險的消除方法
4.5設計項目
本章小結
習題
第5章鎖存器與觸發(fā)器
5.1基本鎖存器及其描述方法
5.2門控鎖存器
5.3脈沖觸發(fā)器
5.4邊沿觸發(fā)器
5.5邏輯功能和動作特點
5.6鎖存器與觸發(fā)器的動態(tài)特性
5.6.1門控鎖存器的動態(tài)特性
5.6.2邊沿觸發(fā)器的動態(tài)特性
5.7設計項目
本章小結
習題
第6章時序邏輯器件
6.1時序邏輯電路概述
6.2時序電路的功能描述
6.2.1狀態(tài)轉換表
6.2.2狀態(tài)轉換圖
6.2.3時序圖
6.3時序電路的分析與設計
6.3.1時序電路分析
6.3.2時序電路設計
6.4寄存器與移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.5計數(shù)器
6.5.1同步計數(shù)器設計
6.5.2異步計數(shù)器分析
6.5.3任意進制計數(shù)器
6.5.4兩種特殊計數(shù)器
6.6兩種時序單元電路
6.6.1順序脈沖發(fā)生器
6.6.2序列信號產(chǎn)生器
6.7時序電路中的競爭冒險
6.7.1時鐘脈沖的特性
6.7.2時序電路可靠工作的條件
6.8設計項目
6.8.1交通燈控制器設計
6.8.2簡易頻率計設計
6.8.3數(shù)碼管控制器設計
本章小結
習題
第7章半導體存儲器
7.1ROM
7.2RAM
7.2.1靜態(tài)RAM
7.2.2動態(tài)RAM
7.3存儲容量的擴展
7.4ROM的應用
7.4.1實現(xiàn)組合邏輯函數(shù)
7.4.2實現(xiàn)代碼轉換
7.4.3構成函數(shù)發(fā)生器
7.5設計項目
7.5.1DDS信號源設計
7.5.2LED點陣驅動電路設計
本章小結
習題
第8章脈沖電路
8.1描述脈沖的主要參數(shù)
8.2555定時器及應用
8.2.1施密特電路
8.2.2單穩(wěn)態(tài)電路
8.2.3多諧振蕩器
8.3設計項目
本章小結
習題
第9章數(shù)模與模數(shù)轉換器
9.1數(shù)模轉換器
9.1.1權電阻網(wǎng)絡DAC
9.1.2梯形電阻網(wǎng)絡DAC
9.1.3D/A轉換器的性能指標
9.2模數(shù)轉換器
9.2.1采樣保持電路
9.2.2量化與編碼電路
9.2.3A/D轉換器的性能指標
9.3設計項目
9.3.1可編程增益放大器設計
9.3.2數(shù)控直流穩(wěn)壓電源設計
9.3.3溫度測量電路設計
本章小結
習題
第三篇數(shù)字設計新技術
第10章EDA技術基礎
10.1EDA技術綜述
10.1.1PLD的發(fā)展歷史
10.1.2硬件描述語言
10.1.3EDA工具軟件
10.2Verilog HDL
10.2.1Verilog基本結構
10.2.23種描述方法
10.2.3層次化設計方法
10.3Verilog HDL語法
10.3.1基本語法
10.3.2數(shù)據(jù)類型
10.3.3參數(shù)定義
10.3.4操作符
10.4測試激勵文件
本章小結
習題
第11章常用數(shù)字器件的描述
11.1組合器件的描述
11.1.1基本邏輯門
11.1.2編碼器
11.1.3譯碼器
11.1.4數(shù)據(jù)選擇器
11.1.5數(shù)值比較器
11.1.6三態(tài)緩沖器
11.1.7奇偶校驗器
11.2時序器件的描述
11.2.1鎖存器與觸發(fā)器
11.2.2計數(shù)器
11.2.3分頻器
11.2.4雙口RAM
11.3設計項目
11.3.1100MHz頻率計設計
11.3.2正弦波信號源設計
11.3.3VGA彩格控制電路設計
本章小結
習題
第12章有限狀態(tài)機設計
12.1狀態(tài)機一般設計方法
12.2狀態(tài)編碼
12.3狀態(tài)機設計示例
12.4設計項目
12.4.1逐次漸近型A/D轉換器的設計
12.4.2交通燈控制器的設計
12.4.3等精度頻率計的設計
本章小結
習題
附錄A常用門電路邏輯符號對照表
附錄B常用元器件引腳速查
參考文獻