Vivado從此開(kāi)始（進(jìn)階篇）

第1章 綜合階段\t1
1．1 綜合設(shè)置分析\t1
1．1．1 ?flatten_hierarchy\t1
1．1．2 ?control_set_opt_threshold\t2
1．1．3 ?no_lc\t4
1．1．4 ?keep_equivalent_registers\t4
1．1．5 ?resource_sharing\t6
1．1．6 ?gated_clock_conversion\t7
1．1．7 ?fanout_limit\t9
1．1．8 ?shreg_min_size和?no_srlextract\t10
1．1．9 ?fsm_extraction\t13
1．2 綜合屬性分析\t14
1．2．1 ASYNC_REG\t14
1．2．2 MAX_FANOUT\t16
1．2．3 SRL_STYLE和SHREG_EXTRACT\t18
1．2．4 USE_DSP\t21
1．2．5 RAM_STYLE和ROM_STYLE\t23
1．2．6 EXTRACT_ENABLE和EXTRACT_RESET\t24
1．2．7 MARK_DEBUG\t26
1．3 模塊化綜合技術(shù)\t27
1．3．1 模塊化綜合技術(shù)概述\t27
1．3．2 模塊化綜合技術(shù)的應(yīng)用場(chǎng)景\t29
1．4 OOC綜合方式\t30
第2章 實(shí)現(xiàn)階段\t33
2．1 實(shí)現(xiàn)階段的子步驟\t33
2．2 關(guān)于邏輯優(yōu)化\t33
2．2．1 基本優(yōu)化\t33
2．2．2 優(yōu)化MUX\t34
2．2．3 優(yōu)化LUT\t34
2．2．4 優(yōu)化移位寄存器\t35
2．2．5 優(yōu)化進(jìn)位鏈\t36
2．2．6 優(yōu)化控制集\t37
2．2．7 優(yōu)化扇出\t38
2．3 關(guān)于布局\t38
2．4 關(guān)于物理優(yōu)化\t39
2．4．1 基本優(yōu)化\t39
2．4．2 交互式物理優(yōu)化\t39
2．5 關(guān)于布線\t41
2．5．1 優(yōu)先對(duì)關(guān)鍵路徑布線\t41
2．5．2 查看布線報(bào)告\t42
2．6 關(guān)于增量實(shí)現(xiàn)\t43
2．7 關(guān)于ECO\t44
2．7．1 什么是ECO\t44
2．7．2 ECO流程\t45
2．7．3 ECO應(yīng)用案例：替換ILA待測(cè)信號(hào)\t46
第3章 高效設(shè)計(jì)\t51
3．1 高效使用觸發(fā)器\t51
3．1．1 同步復(fù)位與異步復(fù)位\t51
3．1．2 觸發(fā)器的初始值\t53
3．1．3 鎖存器\t54
3．2 高效使用LUT\t55
3．2．1 LUT用作邏輯函數(shù)發(fā)生器\t55
3．2．2 LUT用作移位寄存器\t59
3．2．3 LUT用作分布式RAM\t61
3．3 高效使用Block RAM\t63
3．3．1 Block RAM的基本結(jié)構(gòu)\t63
3．3．2 Block RAM的性能與功耗\t65
3．4 高效使用UltraRAM\t67
3．4．1 UltraRAM的基本結(jié)構(gòu)\t67
3．4．2 UltraRAM的讀寫(xiě)操作方式\t70
3．4．3 UltraRAM的實(shí)例化方式\t70
3．5 高效使用DSP48E2\t73
3．5．1 DSP48E2的基本結(jié)構(gòu)\t73
3．5．2 DSP48E2的性能與功耗\t74
3．6 高效使用MMCM\t76
3．6．1 MMCM的基本功能\t76
3．6．2 MMCM的功耗與輸出時(shí)鐘的抖動(dòng)\t78
3．7 高效設(shè)計(jì)異步跨時(shí)鐘域電路\t80
3．7．1 單bit異步跨時(shí)鐘域電路\t80
3．7．2 多bit異步跨時(shí)鐘域電路\t82
第4章 時(shí)序約束\t83
4．1 管理約束\t83
4．1．1 約束文件\t83
4．1．2 4種時(shí)序路徑\t85
4．1．3 4個(gè)步驟完成時(shí)序約束\t85
4．2 時(shí)鐘周期約束\t87
4．2．1 主時(shí)鐘周期約束\t87
4．2．2 生成時(shí)鐘周期約束\t89
4．2．3 對(duì)同一時(shí)鐘源添加多個(gè)時(shí)鐘周期約束\t91
4．2．4 調(diào)整時(shí)鐘特性約束\t93
4．3 I/O延遲約束\t93
4．4 時(shí)序例外路徑約束\t95
4．4．1 多周期路徑約束\t95
4．4．2 偽路徑約束\t99
4．4．3 最大/最小延遲約束\t101
4．4．4 時(shí)序例外路徑約束的指導(dǎo)原則\t102
4．5 使用create_generated_clock\t103
4．6 使用set_clock_groups\t105
4．7 調(diào)試約束\t108
4．7．1 了解約束的優(yōu)先級(jí)\t108
4．7．2 了解約束文件的屬性和編譯順序\t110
4．7．3 借助TCE調(diào)試約束\t112
4．7．4 借助Tcl命令調(diào)試約束\t113
4．8 案例分析\t114
第5章 時(shí)序收斂\t116
5．1 時(shí)序收斂的標(biāo)準(zhǔn)\t116
5．1．1 檢查約束\t116
5．1．2 檢查建立時(shí)間裕量\t117
5．2 基線設(shè)計(jì)\t117
5．3 分析時(shí)序違例\t121
5．3．1 分析時(shí)序違例的可能原因\t121
5．3．2 確定時(shí)序違例的根本原因\t125
5．3．3 分析邏輯級(jí)數(shù)\t128
5．3．4 分析數(shù)據(jù)路徑延遲\t128
5．3．5 分析時(shí)鐘歪斜\t129
5．4 解決時(shí)序違例\t129
5．4．1 降低邏輯延遲\t129
5．4．2 降低布線延遲\t131
5．4．3 降低時(shí)鐘歪斜\t134
5．4．4 降低時(shí)鐘不確定性\t136
5．5 時(shí)序收斂技術(shù)\t137
5．5．1 面向模塊的綜合技術(shù)\t137
5．5．2 邏輯級(jí)數(shù)\t138
5．5．3 控制集\t138
5．5．4 高扇出網(wǎng)線\t141
5．5．5 路徑優(yōu)先級(jí)\t142
5．5．6 保持時(shí)間違例\t143
5．5．7 實(shí)現(xiàn)策略\t144
5．5．8 多次迭代\t145
5．5．9 過(guò)約束\t145
5．5．10 增量編譯\t146
5．5．11 手工布局\t146
5．5．12 復(fù)用布局\t147
第6章 SSI器件設(shè)計(jì)\t148
6．1 SSI器件設(shè)計(jì)面臨的挑戰(zhàn)\t148
6．2 SSI器件的基本結(jié)構(gòu)\t150
6．2．1 SLR架構(gòu)\t150
6．2．2 跨die資源\t152
6．3 SSI器件的設(shè)計(jì)規(guī)劃\t154
6．3．1 數(shù)據(jù)流\t154
6．3．2 設(shè)計(jì)層次\t155
6．3．3 跨die路徑\t160
6．4 SSI器件的設(shè)計(jì)分析\t163
6．4．1 資源分析\t163
6．4．2 時(shí)序分析\t165
第7章 應(yīng)用技巧\t168
7．1 界面操作\t168
7．1．1 快捷鍵\t168
7．1．2 Dashboard按鈕\t173
7．1．3 各類(lèi)報(bào)告\t175
7．1．4 Schematic視圖\t176
7．1．5 Device視圖\t179
7．2 工程管理\t181
7．2．1 揭秘DCP\t181
7．2．2 復(fù)制工程\t183
7．2．3 復(fù)制IP\t185
7．3 資源利用率報(bào)告分析\t185
7．3．1 Block RAM的利用率\t185
7．3．2 LUT和LUTRAM的區(qū)別\t186
7．3．3 LUT的個(gè)數(shù)\t187
7．3．4 report_utilization命令的功能\t190
7．4 時(shí)序報(bào)告分析\t192
7．4．1 生成時(shí)序報(bào)告\t192
7．4．2 閱讀時(shí)序報(bào)告\t194
7．5 Tcl命令應(yīng)用\t197
7．5．1 report_high_fanout_nets\t197
7．5．2 report_design_analysis\t200
7．5．3 report_qor_suggestions\t203
7．5．4 report_failfast\t206
7．6 其他技巧\t207
7．6．1 設(shè)置多線程\t207
7．6．2 復(fù)用Block的位置信息\t208
7．6．3 獲取Package Delay\t209
7．6．4 快速生成IBIS模型\t210
7．6．5 使用MAX_FANOUT\t211
后記\t213