計算機組成原理及應(yīng)用

第1章　計算機系統(tǒng)引論 1
1．1 計算機概述 1
1．1．1 計算機發(fā)展歷程和發(fā)展趨勢 1
1．1．2 計算機的分類及應(yīng)用領(lǐng)域 3
1．1．3 計算機的特點 6
1．2 計算機系統(tǒng)組成部分與層次結(jié)構(gòu) 7
1．2．1 計算機系統(tǒng)的組成部分 8
1．2．2 計算機系統(tǒng)的層次結(jié)構(gòu) 11
1．3 計算機的工作過程 13
1．4 計算機的主要性能指標 14
思考題和習題1 17
第2章　計算機中數(shù)據(jù)信息的表示和運算 21
2．1 數(shù)制與編碼 21
2．1．1 進位計數(shù)制及其轉(zhuǎn)換 21
2．1．2 數(shù)值數(shù)據(jù)的編碼與表示 24
2．1．3 非數(shù)值數(shù)據(jù)的編碼與表示 28
2．1．4 數(shù)據(jù)的寬度與存儲 32
2．1．5 數(shù)據(jù)校驗碼的編碼與譯碼 34
2．2 定點數(shù)的表示和運算 41
2．2．1 定點數(shù)的表示 41
2．2．2 定點數(shù)的運算 42
2．3 浮點數(shù)的表示和運算 53
2．3．1 浮點數(shù)的表示 53
2．3．2 浮點數(shù)的運算 57
2．4 運算部件的組成 59
2．4．1 定點數(shù)運算部件 60
2．4．2 浮點數(shù)運算部件 61
思考題和習題2 63
第3章 存儲系統(tǒng) 69
3．1 存儲系統(tǒng)概述 69
3．1．1 存儲器的性能指標 69
3．1．2 存儲器的分類 70
3．1．3 存儲系統(tǒng)的層次化結(jié)構(gòu) 71
3．2 主存儲器 72
3．2．1 主存儲器概述 72
3．2．2 半導體隨機存取存儲器 73
3．2．3 半導體只讀存儲器和Flash存儲器 77
3．2．4 主存與CPU的連接及主存容量的擴展方式 78
3．2．5 Pentium計算機的主存系統(tǒng)組成 84
3．3 高速緩沖存儲器 85
3．3．1 Cache簡介 85
3．3．2 Cache的地址映像方式 88
3．3．3 Cache的讀/寫策略 95
3．3．4 Cache的替換算法 96
3．3．5 多層次Cache 97
3．4 存儲器性能的改進技術(shù) 98
3．4．1 分體存儲體系結(jié)構(gòu)（哈佛體系結(jié)構(gòu)） 98
3．4．2 雙端口存儲器 99
3．4．3 多模塊交叉存儲器 99
3．4．4 相聯(lián)存儲器 101
3．5 虛擬存儲系統(tǒng) 102
3．5．1 虛擬存儲器簡介 103
3．5．2 虛擬存儲器的管理方式與存儲保護 103
3．5．3 虛擬存儲器的工作過程 107
3．6 輔助存儲器 108
3．6．1 輔助存儲器簡介 109
3．6．2 磁表面存儲器 110
3．6．3 光盤存儲器 114
3．6．4 U盤和固態(tài)硬盤 115
思考題和習題3 116
第4章 指令系統(tǒng) 125
4．1 指令系統(tǒng)概述 125
4．1．1 指令與指令系統(tǒng) 125
4．1．2 指令系統(tǒng)的性能要求 126
4．2 指令格式 126
4．2．1 指令格式簡介 126
4．2．2 地址碼的格式 127
4．2．3 操作碼的格式 129
4．3 尋址方式 130
4．3．1 指令尋址方式 131
4．3．2 操作數(shù)尋址方式 131
4．4 指令的功能與類型 138
4．4．1 數(shù)據(jù)傳輸類指令 138
4．4．2 算術(shù)/邏輯運算類指令 138
4．4．3 程序控制類指令 139
4．4．4 輸入/輸出類指令 139
4．4．5 其他指令 139
4．5 指令格式示例 139
4．6 指令系統(tǒng)的發(fā)展 141
4．6．1 復雜指令集計算機 142
4．6．2 精簡指令集計算機 142
4．6．3 超長指令字和顯示并行指令代碼 144
思考題和習題4 144
第5章 中央處理單元 151
5．1 CPU的功能與結(jié)構(gòu) 151
5．1．1 CPU的功能和性能指標 151
5．1．2 CPU的組成結(jié)構(gòu) 152
5．1．3 時序系統(tǒng)和時序控制方式 155
5．2 指令的執(zhí)行過程 156
5．2．1 指令執(zhí)行簡介 157
5．2．2 指令具體執(zhí)行過程 158
5．3 控制器的組成和實現(xiàn)方式 161
5．3．1 控制器概述 161
5．3．2 微程序控制器 162
5．3．3 硬連線控制器 171
5．4 指令流水線技術(shù) 173
5．4．1 并行性的基本概念 173
5．4．2 指令流水線簡介 174
5．4．3 流水線基本工作原理 175
5．4．4 流水線中的相關(guān)問題 176
5．4．5 流水線的性能分析 180
5．5 處理器中的新技術(shù) 182
5．5．1 超標量流水線技術(shù) 182
5．5．2 并行處理技術(shù) 182
5．5．3 雙核與多核技術(shù) 183
思考題和習題5 184
第6章　總線 193
6．1 總線簡介 193
6．1．1 概述 193
6．1．2 系統(tǒng)總線的結(jié)構(gòu) 195
6．1．3 總線的性能指標 196
6．1．4 典型的總線標準 197
6．1．5 總線結(jié)構(gòu)實例 201
6．2 總線的應(yīng)用 202
6．2．1 總線的操作 202
6．2．2 總線的信息傳輸方式 203
6．2．3 總線的定時控制方式 204
6．3 總線仲裁 205
6．3．1 總線仲裁的意義 205
6．3．2 總線的仲裁方式 205
思考題和習題6 208
第7章　輸入/輸出系統(tǒng) 213
7．1 輸入/輸出系統(tǒng)簡介 213
7．2 外部設(shè)備 214
7．2．1 外部設(shè)備的作用、分類和特點 214
7．2．2 常用的輸入設(shè)備 216
7．2．3 常用的輸出設(shè)備 217
7．2．4 其他輸入/輸出設(shè)備 221
7．3 I/O接口 223
7．3．1 I/O接口的基本功能 223
7．3．2 I/O接口的分類與基本組成 224
7．3．3 I/O接口的編址方式 226
7．4 輸入/輸出信息傳輸控制方式 227
7．4．1 程序直接傳輸方式 227
7．4．2 程序中斷傳輸方式 227
7．4．3 直接存儲器訪問方式 234
7．4．4 I/O通道控制方式和外圍處理機方式 238
思考題和習題7 240
參考文獻 246