基于SiP技術(shù)的微系統(tǒng)

目 錄
第1部分　概念和技術(shù)
第1章 從摩爾定律到功能密度定律\t3
1．1 摩爾定律\t3
1．2 摩爾定律面臨的兩個問題\t4
1．2．1 微觀尺度的縮小\t4
1．2．2 宏觀資源的消耗\t6
1．3 功能密度定律\t10
1．3．1 功能密度定律的描述\t10
1．3．2 電子系統(tǒng)6級分類法\t11
1．3．3 摩爾定律和功能密度定律的比較\t13
1．3．4 功能密度定律的應(yīng)用\t14
1．3．5 功能密度定律的擴(kuò)展\t17
1．4 廣義功能密度定律\t17
1．4．1 系統(tǒng)空間定義\t18
1．4．2 地球空間和人類宇宙空間\t18
1．4．3 廣義功能密度定律\t20
第2章 從SiP到Si3P\t21
2．1 概念深入：從SiP到Si3P\t21
2．2 Si3P之integration\t23
2．2．1 IC層面集成\t23
2．2．2 PCB層面集成\t26
2．2．3 封裝層面集成\t28
2．2．4 集成（Integration）小結(jié)\t30
2．3 Si3P之interconnection\t31
2．3．1 電磁互聯(lián)\t31
2．3．2 熱互聯(lián)\t36
2．3．3 力互聯(lián)\t37
2．3．4 互聯(lián)（interconnection）小結(jié)\t39
2．4 Si3P之intelligence\t39
2．4．1 系統(tǒng)功能定義\t40
2．4．2 產(chǎn)品應(yīng)用場景\t41
2．4．3 測試和調(diào)試\t41
2．4．4 軟件和算法\t42
2．4．5 智能（intelligence）小結(jié)\t44
2．5 Si3P總結(jié)\t44
2．5．1 歷史回顧\t44
2．5．2 聯(lián)想比喻\t45
2．5．3 前景預(yù)測\t46
第3章 SiP技術(shù)與微系統(tǒng)\t47
3．1 SiP技術(shù)\t47
3．1．1 SiP技術(shù)的定義\t47
3．1．2 SiP及其相關(guān)技術(shù)\t48
3．1．3 SiP還是SOP\t50
3．1．4 SiP技術(shù)的應(yīng)用領(lǐng)域\t51
3．1．5 SiP工藝和材料的選擇\t55
3．2 微系統(tǒng)\t57
3．2．1 自然系統(tǒng)和人造系統(tǒng)\t57
3．2．2 系統(tǒng)的定義和特征\t58
3．2．3 微系統(tǒng)的新定義\t59
第4章 從2D到4D集成技術(shù)\t61
4．1 集成技術(shù)的發(fā)展\t61
4．1．1 集成的尺度\t61
4．1．2 一步集成和兩步集成\t62
4．1．3 封裝內(nèi)集成的分類命名\t63
4．2 2D集成技術(shù)\t64
4．2．1 2D集成的定義\t64
4．2．2 2D集成的應(yīng)用\t64
4．3 2D+集成技術(shù)\t65
4．3．1 2D+集成的定義\t65
4．3．2 2D+集成的應(yīng)用\t66
4．4 2．5D集成技術(shù)\t67
4．4．1 2．5D集成的定義\t67
4．4．2 2．5D集成的應(yīng)用\t67
4．5 3D集成技術(shù)\t68
4．5．1 3D集成的定義\t68
4．5．2 3D集成的應(yīng)用\t69
4．6 4D集成技術(shù)\t70
4．6．1 4D集成的定義\t70
4．6．2 4D集成的應(yīng)用\t71
4．6．3 4D集成的意義\t73
4．7 腔體集成技術(shù)\t73
4．7．1 腔體集成的定義\t73
4．7．2 腔體集成的應(yīng)用\t74
4．8 平面集成技術(shù)\t76
4．8．1 平面集成技術(shù)的定義\t76
4．8．2 平面集成技術(shù)的應(yīng)用\t76
4．9 集成技術(shù)總結(jié)\t78
第5章 SiP與先進(jìn)封裝技術(shù)\t80
5．1 SiP基板與封裝\t80
5．1．1 有機(jī)基板\t80
5．1．2 陶瓷基板\t82
5．1．3 硅基板\t85
5．2 與先進(jìn)封裝相關(guān)的技術(shù)\t85
5．2．1 TSV技術(shù)\t86
5．2．2 RDL技術(shù)\t87
5．2．3 IPD技術(shù)\t88
5．2．4 Chiplet技術(shù)\t89
5．3 先進(jìn)封裝技術(shù)\t92
5．3．1 基于XY平面延伸的先進(jìn)封裝技術(shù)\t93
5．3．2 基于Z軸延伸的先進(jìn)封裝技術(shù)\t96
5．3．3 先進(jìn)封裝技術(shù)總結(jié)\t103
5．3．4 先進(jìn)封裝的四要素：RDL、TSV、Bump和Wafer\t104
5．4 先進(jìn)封裝的特點(diǎn)和SiP設(shè)計需求\t105
5．4．1 先進(jìn)封裝的特點(diǎn)\t105
5．4．2 先進(jìn)封裝與SiP的關(guān)系\t106
5．4．3 先進(jìn)封裝和SiP設(shè)計需求\t107
第1部分參考資料及說明\t108
第2部分 設(shè)計和仿真
第6章 SiP設(shè)計仿真驗(yàn)證平臺\t111
6．1 SiP設(shè)計技術(shù)的發(fā)展\t111
6．2 SiP設(shè)計的兩套流程\t112
6．3 通用SiP設(shè)計流程\t112
6．3．1 原理圖設(shè)計輸入\t112
6．3．2 多版圖協(xié)同設(shè)計\t112
6．3．3 SiP版圖設(shè)計9大功能\t113
6．4 基于先進(jìn)封裝HDAP的SiP設(shè)計流程\t118
6．4．1 設(shè)計整合及網(wǎng)絡(luò)優(yōu)化工具XSI\t119
6．4．2 先進(jìn)封裝版圖設(shè)計工具XPD\t120
6．5 設(shè)計師如何選擇設(shè)計流程\t121
6．6 SiP仿真驗(yàn)證流程\t122
6．6．1 電磁仿真\t122
6．6．2 熱學(xué)仿真\t124
6．6．3 力學(xué)仿真\t125
6．6．4 設(shè)計驗(yàn)證\t125
6．7 SiP設(shè)計仿真驗(yàn)證平臺的先進(jìn)性\t127
第7章 中心庫的建立和管理\t129
7．1 中心庫的結(jié)構(gòu)\t129
7．2 Dashboard介紹\t130
7．3 原理圖符號（Symbol）庫的建立\t131
7．4 版圖單元（Cell）庫的建立\t136
7．4．1 裸芯片Cell庫的建立\t136
7．4．2 SiP封裝Cell庫的建立\t141
7．5 Part庫的建立和應(yīng)用\t145
7．5．1 映射Part庫\t145
7．5．2 通過Part創(chuàng)建Cell庫\t147
7．6 中心庫的維護(hù)和管理\t148
7．6．1 中心庫常用設(shè)置項(xiàng)\t149
7．6．2 中心庫數(shù)據(jù)導(dǎo)入導(dǎo)出\t149
第8章 SiP原理圖設(shè)計輸入\t152
8．1 網(wǎng)表輸入\t152
8．2 原理圖設(shè)計輸入\t154
8．2．1 原理圖工具介紹\t154
8．2．2 創(chuàng)建原理圖項(xiàng)目\t162
8．2．3 原理圖基本操作\t163
8．2．4 原理圖設(shè)計檢查\t167
8．2．5 設(shè)計打包Package\t169
8．2．6 輸出元器件列表Partlist\t172
8．2．7 原理圖中文菜單和中文輸入\t173
8．3 基于DataBook的原理圖輸入\t175
8．3．1 DataBook介紹\t175
8．3．2 DataBook使用方法\t176
8．3．3 元器件屬性的校驗(yàn)和更新\t178
8．4 文件輸入/輸出\t179
8．4．1 通用輸入/輸出\t179
8．4．2 輸出到仿真工具\(yùn)t181
第9章 版圖的創(chuàng)建與設(shè)置\t183
9．1 創(chuàng)建版圖模板\t183
9．1．1 版圖模板定義\t183
9．1．2 創(chuàng)建SiP版圖模板\t184
9．2 創(chuàng)建版圖項(xiàng)目\t194
9．2．1 創(chuàng)建新的SiP項(xiàng)目\t194
9．2．2 進(jìn)入版圖設(shè)計環(huán)境\t195
9．3 版圖相關(guān)設(shè)置與操作\t196
9．3．1 版圖License控制介紹\t196
9．3．2 鼠標(biāo)操作方法\t197
9．3．3 四種常用操作模式\t199
9．3．4 顯示控制（Display Control）\t202
9．3．5 編輯控制（Editor Control）\t207
9．3．6 智能光標(biāo)提示\t213
9．4 版圖布局\t213
9．4．1 元器件布局\t213
9．4．2 查看原理圖\t217
9．5 封裝引腳定義優(yōu)化\t218
9．6 版圖中文輸入\t218
第10章 約束規(guī)則管理\t221
10．1 約束管理器（Constraint Manager）\t221
10．2 方案（Scheme）\t222
10．2．1 創(chuàng)建方案\t223
10．2．2 在版圖設(shè)計中應(yīng)用Scheme\t223
10．3 網(wǎng)絡(luò)類規(guī)則（Net Class）\t224
10．3．1 創(chuàng)建網(wǎng)絡(luò)類并指定網(wǎng)絡(luò)到網(wǎng)絡(luò)類\t224
10．3．2 定義網(wǎng)絡(luò)類規(guī)則\t225
10．4 間距規(guī)則（Clearance）\t226
10．4．1 間距規(guī)則的創(chuàng)建與設(shè)置\t226
10．4．2 通用間距規(guī)則\t227
10．4．3 網(wǎng)絡(luò)類到網(wǎng)絡(luò)類間距規(guī)則\t228
10．5 約束類（Constraint Class）\t229
10．5．1 新建約束類并指定網(wǎng)絡(luò)到約束類\t229
10．5．2 電氣約束分類\t230
10．5．3 編輯約束組\t231
10．6 Constraint Manager和版圖數(shù)據(jù)交互\t232
10．6．1 更新版圖數(shù)據(jù)\t232
10．6．2 與版圖數(shù)據(jù)交互\t233
10．7 規(guī)則設(shè)置實(shí)例\t233
10．7．1 等長約束設(shè)置\t233
10．7．2 差分約束設(shè)置\t236
10．7．3 Z軸間距設(shè)置\t237
第11章 Wire Bonding設(shè)計詳解\t239
11．1 Wire Bonding概述\t239
11．2 Bond Wire 模型\t240
11．2．1 Bond Wire模型定義\t241
11．2．2 Bond Wire模型參數(shù)\t245
11．3 Wire Bonding工具欄及其應(yīng)用\t246
11．3．1 手動添加Bond Wire\t246
11．3．2 移動、推擠及旋轉(zhuǎn)Bond Finger\t247
11．3．3 自動生成Bond Wire\t248
11．3．4 通過導(dǎo)引線添加Bond Wire\t249
11．3．5 添加Power Ring\t251
11．4 Bond Wire規(guī)則設(shè)置\t252
11．4．1 針對Component的設(shè)置\t253
11．4．2 針對Die Pin的設(shè)置\t256
11．4．3 在Die Pin和Bond Finger之間添加多根Bond Wire\t258
11．4．4 從單個Die Pin扇出多根Bond Wire到多個Bond Finger\t258
11．4．5 多個Die Pin同時鍵合到一個Bond Finger上\t259
11．4．6 Die to Die Bonding\t259
11．5 Wire Model Editor和Wire Instance Editor\t261
第12章 腔體、芯片堆疊及TSV設(shè)計\t265
12．1 腔體設(shè)計\t265
12．1．1 腔體的定義\t265
12．1．2 腔體的創(chuàng)建\t267
12．1．3 將芯片放置到腔體中\(zhòng)t269
12．1．4 在腔體中鍵合\t270
12．1．5 通過腔體將分立式元器件埋入基板\t271
12．1．6 在Die Cell中添加腔體實(shí)現(xiàn)元器件埋入\t273
12．2 芯片堆疊設(shè)計\t275
12．2．1 芯片堆疊的概念\t275
12．2．2 芯片堆疊的創(chuàng)建\t276
12．2．3 并排堆疊芯片\t277
12．2．4 芯片堆疊的調(diào)整及鍵合\t278
12．2．5 芯片和腔體組合設(shè)計\t279
12．3 2．5D TSV的概念和設(shè)計\t281
12．4 3D TSV的概念和設(shè)計\t281
12．4．1 3D TSV的概念\t281
12．4．2 3D TSV Cell創(chuàng)建\t283
12．4．3 芯片堆疊間引腳對齊原則\t284
12．4．4 3D TSV堆疊并互聯(lián)\t284
12．4．5 3D 引腳模型的設(shè)置\t286
12．4．6 網(wǎng)絡(luò)優(yōu)化并布線\t287
12．4．7 DRC檢查并完成3D TSV設(shè)計\t289
第13章 RDL及Flip Chip設(shè)計\t291
13．1 RDL的概念和應(yīng)用\t291
13．1．1 Fan-In型RDL\t292
13．1．2 Fan-Out型RDL\t293
13．2 Flip Chip的概念及特點(diǎn)\t294
13．3 RDL設(shè)計\t295
13．3．1 Bare Die及RDL庫的建立\t295
13．3．2 RDL原理圖設(shè)計\t297
13．3．3 RDL版圖設(shè)計\t297
13．4 Flip Chip設(shè)計\t301
13．4．1 Flip Chip原理圖設(shè)計\t301
13．4．2 Flip Chip版圖設(shè)計\t302
第14章 版圖布線與敷銅\t307
14．1 版圖布線\t307
14．1．1 布線綜述\t307
14．1．2 手工布線\t307
14．1．3 半自動布線\t312
14．1．4 自動布線\t315
14．1．5 差分對布線\t316
14．1．6 長度控制布線\t319
14．1．7 電路復(fù)制\t323
14．2 版圖敷銅\t325
14．2．1 敷銅定義\t325
14．2．2 敷銅設(shè)置\t325
14．2．3 繪制并生成敷銅數(shù)據(jù)\t328
14．2．4 生成敷銅排氣孔\t331
14．2．5 檢查敷銅數(shù)據(jù)\t333
第15章 埋入式無源器件設(shè)計\t334
15．1 埋入式元器件技術(shù)的發(fā)展\t334
15．1．1 分立式埋入技術(shù)\t334
15．1．2 平面埋入式技術(shù)\t336
15．2 埋入式無源器件的工藝和材料\t336
15．2．1 埋入工藝Processes\t337
15．2．2 埋入材料Materials\t342
15．2．3 電阻材料的非線性特征\t346
15．3 無源器件自動綜合\t347
15．3．1 自動綜合前的準(zhǔn)備\t347
15．3．2 電阻自動綜合\t349
15．3．3 電容自動綜合\t353
15．3．4 自動綜合后版圖原理圖同步\t357
第16章 RF電路設(shè)計\t359
16．1 RF SiP技術(shù)\t359
16．2 RF設(shè)計流程\t360
16．3 RF元器件庫的配置\t360
16．3．1 導(dǎo)入RF符號到設(shè)計中心庫\t360
16．3．2 中心庫分區(qū)搜索路徑設(shè)置\t361
16．4 RF原理圖設(shè)計\t362
16．4．1 RF原理圖工具欄\t362
16．4．2 RF原理圖輸入\t364
16．5 原理圖與版圖RF參數(shù)的相互傳遞\t365
16．6 RF版圖設(shè)計\t368
16．6．1 RF版圖工具箱\t368
16．6．2 RF單元的3種類型\t369
16．6．3 Meander的繪制及編輯\t370
16．6．4 創(chuàng)建用戶自定義的RF單元\t372
16．6．5 Via添加功能\t374
16．6．6 RF Group介紹\t376
16．6．7 Auto Arrange功能\t377
16．6．8 通過鍵合線連接RF單元\t377
16．7 與RF仿真工具連接并傳遞數(shù)據(jù)\t378
16．7．1 連接RF仿真工具\(yùn)t378
16．7．2 原理圖RF數(shù)據(jù)傳遞\t380
16．7．3 版圖RF數(shù)據(jù)傳遞\t381
第17章 剛?cè)犭娐泛?D SiP設(shè)計\t383
17．1 剛?cè)犭娐方榻B\t383
17．2 剛?cè)犭娐吩O(shè)計\t384
17．2．1 剛?cè)犭娐吩O(shè)計流程\t384
17．2．2 剛?cè)犭娐诽赜械膶宇愋蚛t384
17．2．3 剛?cè)犭娐吩O(shè)計步驟\t385
17．3 復(fù)雜基板技術(shù)\t394
17．3．1 復(fù)雜基板的定義\t394
17．3．2 復(fù)雜基板的應(yīng)用\t394
17．4 基于4D集成的SiP設(shè)計\t395
17．4．1 4D集成SiP基板定義\t395
17．4．2 4D集成SiP設(shè)計流程\t396
17．5 4D SiP設(shè)計的意義\t400
第18章 多版圖項(xiàng)目與多人協(xié)同設(shè)計\t401
18．1 多版圖項(xiàng)目\t401
18．1．1 多版圖項(xiàng)目設(shè)計需求\t401
18．1．2 多版圖項(xiàng)目設(shè)計流程\t402
18．2 原理圖多人協(xié)同設(shè)計\t405
18．2．1 原理圖協(xié)同設(shè)計的思路\t405
18．2．2 原理圖協(xié)同設(shè)計的操作方法\t406
18．3 版圖多人實(shí)時協(xié)同設(shè)計\t409
18．3．1 版圖實(shí)時協(xié)同軟件的配置\t411
18．3．2 啟動并應(yīng)用版圖實(shí)時協(xié)同設(shè)計\t412
第19章 基于先進(jìn)封裝（HDAP）的SiP設(shè)計流程\t415
19．1 先進(jìn)封裝設(shè)計流程介紹\t415
19．1．1 HDAP設(shè)計環(huán)境需要的技術(shù)指標(biāo)\t415
19．1．2 HDAP設(shè)計流程\t416
19．1．3 設(shè)計任務(wù)HBM（3D+2．5D）\t417
19．2 XSI設(shè)計環(huán)境\t418
19．2．1 設(shè)計數(shù)據(jù)準(zhǔn)備\t418
19．2．2 XSI常用工作窗口介紹\t419
19．2．3 創(chuàng)建項(xiàng)目和設(shè)計并添加元器件\t420
19．2．4 通過XSI優(yōu)化網(wǎng)絡(luò)連接\t428
19．2．5 版圖模板選擇\t429
19．2．6 設(shè)計傳遞\t431
19．3 XPD設(shè)計環(huán)境\t432
19．3．1 Interposer數(shù)據(jù)同步檢查\t432
19．3．2 Interposer布局布線\t433
19．3．3 Substrate數(shù)據(jù)同步檢查\t434
19．3．4 Substrate布局布線\t435
19．4 3D數(shù)字化樣機(jī)模擬\t436
19．4．1 數(shù)字化樣機(jī)的概念\t436
19．4．2 3D View環(huán)境介紹\t437
19．4．3 構(gòu)建HDAP數(shù)字化樣機(jī)模型\t438
第20章 設(shè)計檢查和生產(chǎn)數(shù)據(jù)輸出\t444
20．1 Online DRC\t444
20．2 Batch DRC\t445
20．2．1 DRC Settings選項(xiàng)卡\t445
20．2．2 Connectivity and Special Rules選項(xiàng)卡\t447
20．2．3 Batch DRC方案\t448
20．3 Hazard Explorer介紹\t449
20．4 設(shè)計庫檢查\t453
20．5 生產(chǎn)數(shù)據(jù)輸出類型\t453
20．6 Gerber和鉆孔數(shù)據(jù)輸出\t454
20．6．1 輸出鉆孔數(shù)據(jù)\t454
20．6．2 設(shè)置Gerber文件格式\t457
20．6．3 輸出Gerber文件\t458
20．6．4 導(dǎo)入并檢查Gerber文件\t460
20．7 GDS文件和Color Map輸出\t461
20．7．1 GDS文件輸出\t461
20．7．2 Color Map輸出\t462
20．8 其他生產(chǎn)數(shù)據(jù)輸出\t463
20．8．1 元器件及Bond Wire坐標(biāo)文件輸出\t463
20．8．2 DXF文件輸出\t465
20．8．3 版圖設(shè)計狀態(tài)輸出\t465
20．8．4 BOM輸出\t466
第21章 SiP仿真驗(yàn)證技術(shù)\t468
21．1 SiP仿真驗(yàn)證技術(shù)概述\t468
21．2 信號完整性（SI）仿真\t469
21．2．1 HyperLynx SI 信號完整性仿真工具介紹\t469
21．2．2 HyperLynx SI 信號完整性仿真實(shí)例分析\t471
21．3 電源完整性（PI）仿真\t476
21．3．1 HyperLynx PI 電源完整性仿真工具介紹\t477
21．3．2 HyperLynx PI 電源完整性仿真實(shí)例分析\t478
21．4 熱分析（Thermal）仿真\t483
21．4．1 HyperLynx Thermal熱分析軟件介紹\t484
21．4．2 HyperLynx Thermal熱仿真實(shí)例分析\t484
21．4．3 FloTHERM軟件介紹\t488
21．4．4 T3Ster熱測試設(shè)備介紹\t489
21．5 先進(jìn)3D解算器\t491
21．5．1 全波解算器（Full-Wave Solver）介紹\t491
21．5．2 快速3D解算器（Fast 3D Solver）介紹\t491
21．6 數(shù)/?；旌想娐贩抡鎈t492
21．7 電氣規(guī)則驗(yàn)證\t493
21．7．1 HyperLynx DRC工具介紹\t493
21．7．2 電氣規(guī)則驗(yàn)證實(shí)例\t494
21．8 HDAP物理驗(yàn)證\t499
21．8．1 Calibre 3DSTACK工具介紹\t499
21．8．2 HDAP物理驗(yàn)證實(shí)例\t500
第2部分參考資料及說明\t506
第3部分 項(xiàng)目和案例
第22章 基于SiP技術(shù)的大容量存儲芯片設(shè)計案例\t509
22．1 大容量存儲器在航天產(chǎn)品中的應(yīng)用現(xiàn)狀\t509
22．2 SiP技術(shù)應(yīng)用的可行性分析\t510
22．2．1 裸芯片選型\t510
22．2．2 設(shè)計仿真工具選型\t512
22．2．3 生產(chǎn)測試廠家選擇\t512
22．3 基于SiP技術(shù)的大容量存儲芯片設(shè)計\t513
22．3．1 方案設(shè)計\t513
22．3．2 詳細(xì)設(shè)計\t514
22．4 大容量存儲芯片封裝和測試\t519
22．4．1 芯片封裝\t519
22．4．2 機(jī)臺測試\t522
22．4．3 系統(tǒng)測試\t523
22．4．4 后續(xù)測試及成本比例\t523
22．5 新舊產(chǎn)品技術(shù)參數(shù)比較\t525
第23章 SiP項(xiàng)目規(guī)劃及設(shè)計案例\t526
23．1 SiP項(xiàng)目規(guī)劃\t526
23．1．1 SiP的特點(diǎn)和適用性\t526
23．1．2 SiP項(xiàng)目需要明確的因素\t529
23．2 設(shè)計規(guī)則導(dǎo)入\t530
23．2．1 項(xiàng)目要求及方案分析\t530
23．2．2 SiP實(shí)現(xiàn)方案\t532
23．3 SiP產(chǎn)品設(shè)計\t534
23．3．1 符號及單元庫設(shè)計\t534
23．3．2 原理設(shè)計\t535
23．3．3 版圖設(shè)計\t535
23．3．4 產(chǎn)品封裝測試\t538
第24章 2．5D TSV技術(shù)及設(shè)計案例\t539
24．1 2．5D集成的需求\t539
24．2 傳統(tǒng)封裝工藝與2．5D集成的對比\t539
24．2．1 倒裝焊（Flip Chip）工藝\t539
24．2．2 引線鍵合（Wire Bonding）工藝\t540
24．2．3 傳統(tǒng)工藝與2．5D集成的優(yōu)劣勢分析\t541
24．3 2．5D TSV轉(zhuǎn)接板設(shè)計\t542
24．3．1 2．5D TSV轉(zhuǎn)接板封裝結(jié)構(gòu)\t542
24．3．2 2．5D轉(zhuǎn)接板封裝設(shè)計實(shí)現(xiàn)\t543
24．4 轉(zhuǎn)接板、有機(jī)基板工藝流程比較\t544
24．4．1 硅基轉(zhuǎn)接板\t544
24．4．2 玻璃基轉(zhuǎn)接板\t545
24．4．3 有機(jī)材料基板\t546
24．4．4 兩種轉(zhuǎn)接板及有機(jī)基板工藝能力比較\t546
24．5 掩模版工藝流程簡介\t546
24．6 2．5D硅轉(zhuǎn)接板設(shè)計、仿真、制造案例\t547
24．6．1 封裝結(jié)構(gòu)設(shè)計\t547
24．6．2 封裝布線、信號及結(jié)構(gòu)仿真\t549
24．6．3 生產(chǎn)數(shù)據(jù)Tape Out及掩模版準(zhǔn)備\t552
24．6．4 轉(zhuǎn)接板的加工及整體組裝\t553
第25章 數(shù)字T/R組件SiP設(shè)計案例\t554
25．1 雷達(dá)系統(tǒng)簡介\t554
25．2 SiP技術(shù)的采用\t555
25．3 數(shù)字T/R組件電路設(shè)計\t556
25．3．1 數(shù)字T/R組件的功能簡介\t556
25．3．2 數(shù)字T/R組件的結(jié)構(gòu)及原理設(shè)計\t557
25．3．3 數(shù)字T/R組件的SiP版圖設(shè)計\t559
25．4 金屬殼體及一體化封裝設(shè)計\t560
第26章 MEMS驗(yàn)證SiP設(shè)計案例\t563
26．1 項(xiàng)目介紹\t563
26．2 SiP方案設(shè)計\t563
26．3 SiP電路設(shè)計\t564
26．3．1 建庫及原理圖設(shè)計\t565
26．3．2 SiP版圖設(shè)計\t566
26．4 產(chǎn)品組裝及測試\t571
第27章 基于剛?cè)峄宓腟iP設(shè)計案例\t572
27．1 剛?cè)峄寮夹g(shù)概述\t572
27．2 射頻前端系統(tǒng)架構(gòu)和RF SiP方案\t573
27．2．1 微基站系統(tǒng)射頻前端架構(gòu)\t573
27．2．2 RF SiP封裝選型\t574
27．2．3 RF SiP基板層疊設(shè)計\t575
27．3 基于剛?cè)峄錜F SiP電學(xué)設(shè)計仿真\t576
27．3．1 信號完整性設(shè)計和仿真\t576
27．3．2 電源完整性設(shè)計與仿真\t579
27．4 基于剛?cè)峄錜F SiP的熱設(shè)計仿真\t581
27．4．1 封裝結(jié)構(gòu)的熱阻網(wǎng)絡(luò)分析\t581
27．4．2 RF SiP的熱性能仿真研究\t583
27．5 基于剛?cè)峄錜F SiP的工藝組裝實(shí)現(xiàn)\t587
第28章 射頻系統(tǒng)集成SiP設(shè)計案例\t589
28．1 射頻系統(tǒng)集成技術(shù)\t589
28．1．1 射頻系統(tǒng)簡介\t589
28．1．2 射頻系統(tǒng)集成的小型化趨勢\t590
28．1．3 RF SiP和RF SoC\t592
28．2 射頻系統(tǒng)集成SiP的設(shè)計與仿真\t594
28．2．1 RF SiP封裝結(jié)構(gòu)設(shè)計\t594
28．2．2 RF SiP電學(xué)互連設(shè)計與仿真\t595
28．2．3 RF SiP的散熱管理與仿真\t597
28．4 射頻系統(tǒng)集成SiP的組裝與測試\t598
28．4．1 RF SiP的組裝\t598
28．4．2 RF SiP的測試\t599
第29章 基于PoP的RF SiP設(shè)計案例\t602
29．1 PoP技術(shù)簡介\t602
29．2 射頻系統(tǒng)架構(gòu)與指標(biāo)\t603
29．3 RF SiP結(jié)構(gòu)與基板設(shè)計\t606
29．3．1 結(jié)構(gòu)設(shè)計\t606
29．3．2 基板設(shè)計\t607
29．4 RF SiP信號完整性與電源完整性仿真\t610
29．4．1 信號完整性（SI）仿真\t610
29．4．2 電源完整性（PI）仿真\t610
29．5 RF SiP熱設(shè)計仿真\t612
29．6 RF SiP組裝與測試\t613
第30章 SiP基板生產(chǎn)數(shù)據(jù)處理案例\t616
30．1 LTCC、厚膜及異質(zhì)異構(gòu)集成技術(shù)介紹\t616
30．1．1 LTCC技術(shù)\t616
30．1．2 厚膜技術(shù)\t617
30．1．3 異質(zhì)異構(gòu)集成技術(shù)\t617
30．2 Gerber數(shù)據(jù)和鉆孔數(shù)據(jù)\t618
30．2．1 Gerber數(shù)據(jù)的生成及檢查\t618
30．2．2 鉆孔數(shù)據(jù)的生成及比較\t621
30．3 版圖拼版\t622
30．4 多種掩模生成\t624
30．4．1 掩模生成器\t624
30．4．2 掩模生成實(shí)例\t626
第3部分參考資料\t630
后記和致謝\t632