第二十四屆計(jì)算機(jī)工程與工藝年會(huì)暨第十屆微處理器技術(shù)論壇論文集

定　價(jià)：￥85.00

作　者：	韓煒,張承義
出版社：	天津大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787561869000	出版時(shí)間：	2021-04-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	372	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　計(jì)算機(jī)工程與工藝學(xué)術(shù)年會(huì)暨微處理器技術(shù)論壇是聚集國(guó)內(nèi)外從事計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與工程實(shí)現(xiàn)、微處理器及其它計(jì)算機(jī)IC器件設(shè)計(jì)、測(cè)試與制造的優(yōu)秀學(xué)者和技術(shù)人員的學(xué)術(shù)會(huì)議。本次會(huì)議共錄用論文40多篇，分為計(jì)算機(jī)工程與工藝和微處理器技術(shù)兩大板塊。在計(jì)算機(jī)工程與工藝板塊，論文討論了計(jì)算機(jī)、網(wǎng)絡(luò)和芯片設(shè)計(jì)過(guò)程中的可靠性問(wèn)題、可測(cè)性問(wèn)題，以及在多種場(chǎng)景下的應(yīng)用適配和優(yōu)化，值得注意的是，今年論文中有多篇談到了利用機(jī)器學(xué)習(xí)技術(shù)輔行計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的方法，體現(xiàn)出人工智能輔助設(shè)計(jì)方法開(kāi)入實(shí)用階段。在微處理器技術(shù)板塊，有多篇論文討論了CPU和DSP等通用和專(zhuān)用處理器中核心電路模塊的設(shè)計(jì)方法，尤其是討論集成電路物理設(shè)計(jì)技術(shù)的論文占據(jù)多數(shù)，有多篇論文討論的是RISCV處理器的體系架構(gòu)設(shè)計(jì)，體現(xiàn)出當(dāng)前RISCV在大學(xué)和科研機(jī)構(gòu)中成為研究的熱點(diǎn)架構(gòu)。

作者簡(jiǎn)介

暫缺《第二十四屆計(jì)算機(jī)工程與工藝年會(huì)暨第十屆微處理器技術(shù)論壇論文集》作者簡(jiǎn)介

圖書(shū)目錄

高速背板阻抗受控孔設(shè)計(jì)研究.
先進(jìn)納米工藝下運(yùn)用多位寄存器的物理設(shè)計(jì)優(yōu)化方法
RISC-V指令集架構(gòu)的亂序超標(biāo)量處理器中指令融合的實(shí)現(xiàn)
亂序超標(biāo)量處理器中指令定序單元的形式化驗(yàn)證
天河三號(hào)原型機(jī)分布式并行深度神經(jīng)網(wǎng)絡(luò)性能評(píng)測(cè)及調(diào)優(yōu)
高性能微處理器存儲(chǔ)流水線(xiàn)增強(qiáng)的實(shí)現(xiàn)與評(píng)估
一種基于SerDes的低延遲片間傳輸協(xié)議
支持兩種編碼格式的PCS鏈路訓(xùn)練模塊的設(shè)計(jì)與實(shí)現(xiàn)
基于DSP的動(dòng)車(chē)組牽引控制單元程序設(shè)計(jì)與實(shí)現(xiàn)
基于機(jī)器學(xué)習(xí)的短路違反預(yù)測(cè)方法
高性能CPU物理設(shè)計(jì)中調(diào)整流程一致性的方法
一種面向微處理器功能驗(yàn)證的敏捷方法與實(shí)踐
片上網(wǎng)絡(luò)容錯(cuò)路由算法研究綜述
一種CDC信號(hào)滑動(dòng)窗口時(shí)序分析方法
PCIe節(jié)點(diǎn)間PIPE直連接口的設(shè)計(jì)與實(shí)現(xiàn)
基于開(kāi)源工具的RISC-V處理器核驗(yàn)證
微處理器內(nèi)安全子系統(tǒng)的安全增強(qiáng)技術(shù)
某全密閉加固計(jì)算機(jī)結(jié)構(gòu)熱設(shè)計(jì)研究
TVM上基于Matrix-DSP的矩陣乘法的基本優(yōu)化方法
訪存子系統(tǒng)關(guān)鍵參數(shù)配置對(duì)訪存延遲的影響的實(shí)例研究
基于RISC-V的身份證號(hào)識(shí)別系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
支持混合數(shù)據(jù)長(zhǎng)度的浮點(diǎn)加法部件設(shè)計(jì)
一種最大值比較選擇電路的設(shè)計(jì)與實(shí)現(xiàn)
基于嵌入式設(shè)備的卷積映射實(shí)現(xiàn)及性能分析類(lèi)腦計(jì)算芯片片上網(wǎng)絡(luò)研究
圖形處理器電路設(shè)計(jì)仿真與測(cè)試技術(shù)研究
基于RISC-V的數(shù)字信號(hào)處理擴(kuò)展指令集的設(shè)計(jì)與實(shí)現(xiàn)
基于Docker的戰(zhàn)術(shù)云資源池服務(wù)技術(shù)研究
混合安全等級(jí)多核處理系統(tǒng)看門(mén)狗設(shè)計(jì)
面向大規(guī)模多核處理器的低功耗片上光互連網(wǎng)絡(luò)研究
智能芯片綜述與機(jī)載可行性分析
電源完整性對(duì)高速串行總線(xiàn)影響分析
QFN器件焊接可靠性分析和驗(yàn)證
一種離散量接口電路片內(nèi)集成雷擊防護(hù)設(shè)計(jì)
一種非亂序存儲(chǔ)的數(shù)據(jù)交織加固技術(shù)
基于硬件仿真加速器的PCIE功耗評(píng)估流程優(yōu)化研究
海洋環(huán)境下機(jī)載計(jì)算機(jī)結(jié)構(gòu)件的防護(hù)技術(shù)研究與應(yīng)用
高性能FPGA的輻射發(fā)射及其屏蔽抑制
基于多層神經(jīng)網(wǎng)絡(luò)的軍事文本知識(shí)抽取方法研究
基于HXDSP的眾核虛擬平臺(tái)設(shè)計(jì)
基于機(jī)器學(xué)習(xí)方法的高速信道建模研究
航母裝備信息系統(tǒng)知識(shí)圖譜的構(gòu)建方法
一種基于系統(tǒng)結(jié)點(diǎn)狀態(tài)的任務(wù)調(diào)度策略
FPD平行端口矩形區(qū)域內(nèi)電阻驅(qū)動(dòng)的自動(dòng)布線(xiàn)算法
基于機(jī)器學(xué)習(xí)的PCB走線(xiàn)電阻計(jì)算方法
面向高帶寬I/O的片上網(wǎng)絡(luò)優(yōu)化