計算機系統(tǒng)數(shù)據(jù)處理原理

定　價：￥78.00

作　者：	秦國鋒著
出版社：	同濟大學出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

ISBN：	9787576500882	出版時間：	2022-03-01	包裝：
開本：		頁數(shù)：		字數(shù)：

內(nèi)容簡介

　　秦國鋒，博士，同濟大學，計算機系統(tǒng)結(jié)構(gòu)教研室主任，副教授。本書重點講述計算機系統(tǒng)在運行過程中數(shù)據(jù)處理的基本原理，以適應大數(shù)據(jù)和人工智能等新工科專業(yè)在規(guī)定課時的專業(yè)課程建設(shè)要求，使這些專業(yè)的本科生和研究生能快速的掌握和理解該課程的基本原理和理論方法，并具備較強的計算機系統(tǒng)設(shè)計能力。本書充分融合了理論與實踐，覆蓋了基本硬件電路、CPU各個基礎(chǔ)模塊，充分吸收了教學科研的單周期CPU、多周期CPU和流水線CPU，以及多級存儲體系的理論成果與設(shè)計方法。

作者簡介

　　秦國鋒，男，50歲，博士，同濟大學，計算機系統(tǒng)結(jié)構(gòu)教研室主任，副教授，獨有發(fā)明專利10余項，解決超大交流電微小電阻測量世界難題，取得顯著經(jīng)濟社會效益，近年來，在IEEE transactions、Neural Computing and Applications 等期刊發(fā)表論文50余篇，SCI檢索10余篇，EI檢索40篇，出版著作2部。

圖書目錄

前言
第1章數(shù)據(jù)與信息
1.1 數(shù)據(jù)的表示與運算
1.2 數(shù)據(jù)的清洗與信息提取
本章小結(jié)
練習
第2章邏輯門與運算
2.1 MOS基本概念
2.2 邏輯函數(shù)與基本邏輯門
2.3 布爾代數(shù)
2.4 邏輯電路優(yōu)化
本章小結(jié)
練習
第3章組合邏輯
3.1 組合邏輯分析
3.2 組合邏輯設(shè)計
3.3 組合邏輯電路的等價變換
3.4 數(shù)據(jù)選擇器與分配器
3.5 譯碼器與編碼器
3.6 數(shù)據(jù)比較器與加法器
3.7 奇偶校驗器
本章小結(jié)
練習
第4章時序邏輯電路
4.1 時序邏輯電路的概念
4.2 鎖存器
4.3 觸發(fā)器
4.4 寄存器與移位寄存器
4.5 計數(shù)器
4.6 時序邏輯分析
4.7 時序邏輯設(shè)計
本章小結(jié)
練習
第5章存儲器基礎(chǔ)
5.1 存儲器基本概念
5.2 SRAM存儲器
5.3 DRAM存儲器
5.4 ROM存儲器
本章小結(jié)
練習
第6章計算機系統(tǒng)組成
6.1 計算機硬件系統(tǒng)組成
6.2 計算機軟件系統(tǒng)組成
6.3 計算機系統(tǒng)性能評價
6.4 計算機系統(tǒng)的層次結(jié)構(gòu)
6.5 計算機CPU的組成與實現(xiàn)
6.6 指令集
本章小結(jié)
練習
第7章單周期與多周期CPU
7.1 CPU的功能與組成
7.2 單周期CPU
7.3 多周期CPU
本章小結(jié)
練習
第8章流水線CPU
8.1 流水線技術(shù)基本概念
8.2 流水線的性能分析指標
8.3 流水線的相關(guān)與沖突解決方法
8.4 流水線CPU的實現(xiàn)
8.5 多功能靜態(tài)流水線與動態(tài)流水線CPU的設(shè)計實現(xiàn)
本章小結(jié)
練習
第9章數(shù)據(jù)移動的多級存儲體系
9.1 多級存儲的層次結(jié)構(gòu)
9.2 高速存儲器Cache
9.3 降低Cache失效率的方法
9.4 減少Cache失效開銷
9.5 主存儲器
9.6 虛擬存儲器與輔助存儲器
本章小結(jié)
練習
參考文獻