單片機并行總線開發(fā)及模塊設計

第1章  單片機基礎知識
　1.1  概述
　　1.1.1  單片機發(fā)展歷程
　　1.1.2  幾種常見的單片機
　　1.1.3  單片機的結(jié)構(gòu)及組成
　1.2  數(shù)的進制及位和字節(jié)的含義
　　1.2.1  數(shù)制及其轉(zhuǎn)換
　　1.2.2  數(shù)和物理現(xiàn)象的關(guān)系
　　1.2.3  位和字節(jié)的含義
　1.3  51單片機基本硬件結(jié)構(gòu)
　　1.3.1  硬件結(jié)構(gòu)
　　1.3.2  端口結(jié)構(gòu)分析
　1.4  單片機存儲器知識介紹
　　1.4.1  概述
　　1.4.2  程序存儲器
　　1.4.3  數(shù)據(jù)存儲器
　　1.4.4  單片機存儲模式
　1.5  單片機CPU的時序
　　1.5.1  單片機的時序
　　1.5.2  單片機的時鐘電路
　1.6  單片機的外部接口及其擴展
　　1.6.1  中斷系統(tǒng)
　　1.6.2  定時器/計數(shù)器
　　1.6.3  串口
　　1.6.4  特有寄存器
第2章  單片機總線概述
　2.1  總線的基本概念
　　2.1.1  總線的定義
　　2.1.2  總線的分類
　　2.1.3  總線的主要技術(shù)指標
　　2.1.4  總線驅(qū)動
　　2.1.5  總線的標準
　　2.1.6  總線的優(yōu)缺點
　2.2  計算機中的總線
　2.3  單片機中的總線
第3章  Proteus設計與仿真開發(fā)
　3.1  Proteus 7簡介
　3.2  Proteus 7功能
　　3.2.1  Proteus的資源庫和仿真工具
　　3.2.2  Proteus 7 ISIS界面介紹
　　3.2.3  Proteus 7 ISIS仿真方式與虛擬儀器
　　3.2.4  Proteus與Keil聯(lián)調(diào)
　3.3  Proteus設計與仿真基礎
　　3.3.1  單片機系統(tǒng)的Proteus設計與仿真開發(fā)過程
　　3.3.2  ISIS鼠標使用規(guī)則
　　3.3.3  Proteus文件類型
　　3.3.4  單片機系統(tǒng)的Proteus設計與仿真實例
　　3.3.5  單片機系統(tǒng)的Proteus源代碼級調(diào)試
　3.4  Proteus設計及仿真應用與提高
　　3.4.1  Proteus與第三方集成開發(fā)環(huán)境的聯(lián)合仿真
　　3.4.2  Proteus的一些其他常用設計操作指南
第4章  單片機并行總線開發(fā)原理
　4.1  概述
　4.2  時序分析
　4.3  三總線的擴展設計方法
　　4.3.1  基本思路
　　4.3.2  如何構(gòu)造系統(tǒng)的三總線
　4.4  地址分配和譯碼
　　4.4.1  地址譯碼概述
　　4.4.2  常用地址譯碼芯片
　　4.4.3  地址譯碼設計方法
　4.5  地址鎖存
　　4.5.1  地址鎖存概述
　　4.5.2  常用地址鎖存芯片
　　4.5.3  兩種地址鎖存法
　4.6  如何在程序中編寫程序控制總線
　　4.6.1  存儲類型聲明
　　4.6.2  變量或數(shù)據(jù)類型
　　4.6.3  地址訪問
第5章  小型PLD設計及其在Proteus中的仿真應用
　5.1  利用Protel進行PLD設計
　　5.1.1  PLD的設計
　　5.1.2  Proteus對PLD的仿真
　5.2  利用WinCupl進行PLD設計
　　5.2.1  PLD編程軟件WinCupl簡介
　　5.2.2  編譯WinCupl源文件
　　5.2.3  PLD在Proteus中的仿真
第6章  存儲器并行總線開發(fā)
　6.1  數(shù)據(jù)存儲器的并行總線開發(fā)
　　6.1.1  常用靜態(tài)數(shù)據(jù)存儲器介紹
　　6.1.2  外部數(shù)據(jù)存儲器設計原理
　　6.1.3  外部數(shù)據(jù)存儲器設計實例
　6.2  程序存儲器的并行總線開發(fā)
　　6.2.1  常用程序存儲器介紹
　　6.2.2  程序存儲器設計原理
　　6.2.3  程序存儲器設計實例
第7章  開關(guān)量并行總線開發(fā)
　7.1  概述
　7.2  開關(guān)量輸入設計
　　7.2.1  緩沖器設計法
　　7.2.2  邊沿觸發(fā)型鎖存器設計法
　7.3  開關(guān)量輸出設計
　　7.3.1  緩沖器設計法
　　7.3.2  邊沿觸發(fā)型鎖存器設計法
　　7.3.3  數(shù)碼管并行總線設計
　7.4  輸入/輸出聯(lián)合設計
　　7.4.1  硬件電路及連線說明
　　7.4.2  地址分析
　　7.4.3  測試程序與仿真
第8章  鍵盤并行總線開發(fā)
　8.1  概述
　　8.1.1  鍵盤的種類
　　8.1.2  鍵盤接口方式
　　8.1.3  鍵盤去抖動原則和方法
　　8.1.4  鍵盤掃描程序流程
　8.2  鍵盤的并行總線設計
　　8.2.1  獨立按鍵式鍵盤并行總線設計法
　　8.2.2  矩陣鍵盤并行總線設計法
第9章  液晶并行總線開發(fā)
　9.1  常見字符式液晶的接口設計
　　9.1.1  字符式液晶LCD1602介紹
　　9.1.2  字符式液晶LCD1602模擬I/O口設計法
　　9.1.3  字符式液晶LCD1602并行總線設計法
　9.2  常見圖像液晶的接口設計
　　9.2.1  圖像液晶LCD12864介紹
　　9.2.2  圖像液晶LCD12864模擬I/O口設計法
　　9.2.3  圖像液晶LCD12864并行總線設計法
第10章  A/D和D/A轉(zhuǎn)換并行總線開發(fā)
　10.1  A/D轉(zhuǎn)換的并行接口設計
　　10.1.1  常用并行A/D轉(zhuǎn)換芯片介紹
　　10.1.2  A/D轉(zhuǎn)換的模擬I/O口設計法
　　10.1.3  A/D轉(zhuǎn)換的并行總線設計法
　10.2  D/A轉(zhuǎn)換的并行接口設計
　　10.2.1  常用并行D/A轉(zhuǎn)換芯片介紹
　　10.2.2  D/A轉(zhuǎn)換的模擬I/O口設計法
　　10.2.3  D/A轉(zhuǎn)換的并行總線設計法
第11章  實時時鐘并行總線開發(fā)
　11.1  帶并行總線的常用時鐘芯片介紹
　11.2  DS12C887模擬I/O口設計法
　　11.2.1  硬件電路及連線說明
　　11.2.2  測試程序及仿真
　11.3  DS12C887并行總線設計法
　　11.3.1  硬件電路及連線說明
　　11.3.2  地址分析
　　11.3.3  測試程序及仿真
第12章  可編程通用并行接口芯片
　12.1  8255A芯片簡介
　12.2  8255A工作方式詳解
　12.3  仿真示例
　　12.3.1  硬件電路及連線說明
　　12.3.2  測試程序與仿真
第13章  AVR單片機并行總線開發(fā)
　13.1  硬件電路及連線說明
　13.2  擴展存儲器部分
　13.3  輸入/輸出部分