深入淺出SSD：固態(tài)存儲核心技術(shù)、原理與實戰(zhàn)（第2版）

目　　錄
贊譽
序1
序2
前言
產(chǎn)品與市場篇
第1章　SSD綜述　2
1.1　引子　2
1.2　SSD與HDD　4
1.3　固態(tài)存儲及SSD技術(shù)發(fā)展史　7
1.4　SSD基本工作原理　15
1.5　SSD產(chǎn)品核心指標(biāo)　17
1.5.1　基本信息剖析　18
1.5.2　性能剖析　21
1.5.3　壽命剖析　24
1.5.4　數(shù)據(jù)可靠性剖析　26
1.5.5　功耗和其他剖析　29
1.5.6　SSD系統(tǒng)兼容性　32
1.6　接口形態(tài)　33
1.6.1　2.5in　35
1.6.2　M.2　35
1.6.3　BGA SSD　37
1.6.4　U.2　38
1.6.5　EDSFF　38
第2章　SSD及閃存市場　43
2.1　SSD市場　43
2.1.1　消費級SSD取代HDD　43
2.1.2　SSD和HDD應(yīng)用場合　45
2.1.3　SSD市場情況　45
2.1.4　國產(chǎn)SSD廠商和產(chǎn)品　46
2.2　閃存市場　57
2.2.1　最新原廠動態(tài)　57
2.2.2　閃存發(fā)展趨勢　72
第3章　專用SSD存儲　76
3.1　可計算存儲　76
3.1.1　可計算存儲的誕生背景　76
3.1.2　可計算存儲的應(yīng)用探索　78
3.1.3　可計算存儲的成功案例　84
3.1.4　可計算存儲的前景展望　86
3.2　航天存儲　87
3.2.1　背景　87
3.2.2　航天存儲系統(tǒng)技術(shù)現(xiàn)狀與
發(fā)展趨勢　88
核心技術(shù)篇
第4章　SSD主控　94
4.1　解讀控制器架構(gòu)　94
4.2　SSD主控廠商　99
4.2.1　SSD主控國際大廠　100
4.2.2　SSD主控國內(nèi)廠商　103
第5章　NAND閃存　122
5.1　閃存基本原理　122
5.1.1　存儲單元及相關(guān)操作　122
5.1.2　閃存類型　125
5.1.3　閃存組織結(jié)構(gòu)　128
5.1.4　擦、寫、讀操作　130
5.1.5　閾值電壓分布圖　133
5.2　閃存可靠性問題　136
5.2.1　磨損　136
5.2.2　讀干擾　137
5.2.3　寫干擾和抑制編程干擾　138
5.2.4　數(shù)據(jù)保持　140
5.2.5　存儲單元之間的干擾　141
5.3　數(shù)據(jù)可靠性問題的解決方案　142
5.4　3個與性能相關(guān)的閃存特性　144
5.4.1　多Plane操作　144
5.4.2　緩存讀寫操作　146
5.4.3　異步Plane操作　147
5.5　3D閃存　148
5.5.1　使用3D技術(shù)提高閃存密度　148
5.5.2　3D閃存存儲單元　150
5.5.3　3D閃存組織結(jié)構(gòu)　152
5.5.4　3D閃存外圍電路架構(gòu)　154
第6章　FTL詳解　156
6.1　FTL綜述　156
6.2　映射管理　158
6.2.1　映射的種類　158
6.2.2　映射的基本原理　160
6.2.3　HMB　163
6.2.4　映射表寫入　164
6.3　垃圾回收　165
6.3.1　垃圾回收原理　165
6.3.2　寫放大　174
6.3.3　垃圾回收實現(xiàn)　176
6.3.4　垃圾回收時機　187
6.4　解除映射關(guān)系　187
6.5　磨損均衡　189
6.6　掉電恢復(fù)　191
6.7　壞塊管理　193
6.7.1　壞塊鑒別　194
6.7.2　壞塊管理策略　195
6.8　SLC緩存　196
6.8.1　SLC緩存寫入策略和分類　196
6.8.2　讀寫過程　197
6.8.3　數(shù)據(jù)遷移　198
6.9　讀干擾和數(shù)據(jù)保持　199
第7章　ECC原理　202
7.1　信號和噪聲　202
7.2　通信系統(tǒng)模型　203
7.3　糾錯編碼的基本思想　204
7.3.1　編碼距離　205
7.3.2　線性糾錯碼的基石—奇偶
校驗　205
7.3.3　校驗矩陣H和生成矩陣G　206
7.4　LDPC原理簡介　207
7.4.1　LDPC是什么　207
7.4.2　Tanner圖　208
7.5　LDPC解碼　209
7.5.1　Bit-f?lipping算法　209
7.5.2　和積信息傳播算法　211
7.6　LDPC編碼　216
7.7　LDPC糾錯碼編解碼器在SSD
中的應(yīng)用　217
協(xié)　議　篇
第8章　PCIe介紹　222
8.1　從PCIe的速度說起　222
8.2　PCIe拓?fù)浣Y(jié)構(gòu)　225
8.3　PCIe分層結(jié)構(gòu)　228
8.4　PCIe TLP類型　231
8.5　PCIe TLP結(jié)構(gòu)　234
8.6　PCIe配置和地址空間　239
8.7　TLP的路由　244
8.8　數(shù)據(jù)鏈路層　251
8.9　物理層　256
8.10　PCIe重置　259
8.11　PCIe最大有效載荷和最大讀
請求　264
8.12　PCIe SSD熱插拔　265
8.13　SSD PCIe鏈路性能損耗分析　266
8.14　PCIe省電模式ASPM　269
8.15　PCIe其他省電模式　272
8.16　PCIe 4.0和5.0介紹　273
8.17　SR-IOV　274
第9章　NVMe介紹　277
9.1　AHCI到NVMe　277
9.2　NVMe綜述　279
9.3　吉祥三寶：SQ、CQ和DB　283
9.4　尋址雙雄：PRP和SGL　289
9.5　Trace分析　295
9.6　端到端數(shù)據(jù)保護(hù)　299
9.7　Namespace　303
9.8　NVMe動態(tài)電源管理　308
9.9　NVMe over Fabrics　312
9.9.1　概述　314
9.9.2　NVMe over RDMA概述　318
9.9.3　NVMe over TCP概述　322
9.9.4　案例解讀　325
9.9.5　全閃存陣列　334
9.10　ZNS簡介　347