計(jì)算機(jī)組成與設(shè)計(jì)：硬件/軟件接口 RISC-V版（原書第2版）

目　錄
Computer Organization and Design: The Hardware/Software Interface, RISC-V Edition, Second Edition
贊譽(yù)
譯者序
前言
作者簡(jiǎn)介
第1章　計(jì)算機(jī)抽象及相關(guān)技術(shù)　1
1.1　引言　1
1.1.1　傳統(tǒng)的計(jì)算應(yīng)用分類及其特點(diǎn)　2
1.1.2　歡迎來(lái)到后PC時(shí)代　3
1.1.3　你能從本書中學(xué)到什么　4
1.2　計(jì)算機(jī)體系結(jié)構(gòu)中的7個(gè)偉大思想　6
1.2.1　使用抽象簡(jiǎn)化設(shè)計(jì)　6
1.2.2　加速經(jīng)常性事件　6
1.2.3　通過(guò)并行提高性能　7
1.2.4　通過(guò)流水線提高性能　7
1.2.5　通過(guò)預(yù)測(cè)提高性能　7
1.2.6　存儲(chǔ)層次　7
1.2.7　通過(guò)冗余提高可靠性　7
1.3　程序表象之下　8
1.4　箱蓋后的硬件　10
1.4.1　顯示器　11
1.4.2　觸摸屏　12
1.4.3　打開(kāi)機(jī)箱　13
1.4.4　數(shù)據(jù)安全　15
1.4.5　與其他計(jì)算機(jī)通信　16
1.5　處理器和存儲(chǔ)制造技術(shù)　17
1.6　性能　20
1.6.1　性能的定義　20
1.6.2　性能的度量　22
1.6.3　CPU性能及其度量因素　23
1.6.4　指令性能　24
1.6.5　經(jīng)典的CPU性能公式　25
1.7　功耗墻　28
1.8　滄海巨變：從單處理器向多處理器
轉(zhuǎn)變　30
1.9　實(shí)例：評(píng)測(cè)Intel Core i7　32
1.9.1　SPEC CPU基準(zhǔn)評(píng)測(cè)程序　32
1.9.2　SPEC功耗基準(zhǔn)評(píng)測(cè)程序　34
1.10　性能提升：使用Python語(yǔ)言編寫
矩陣乘法程序　34
1.11　謬誤與陷阱　35
1.12　本章小結(jié)　37
1.13　歷史視角和拓展閱讀　39
1.14?自學(xué)　39
1.15　練習(xí)　41
第2章　指令：計(jì)算機(jī)的語(yǔ)言　46
2.1　引言　46
2.2　計(jì)算機(jī)硬件的操作　48
2.3　計(jì)算機(jī)硬件的操作數(shù)　50
2.3.1　存儲(chǔ)器操作數(shù)　51
2.3.2　常數(shù)或立即數(shù)操作數(shù)　53
2.4　有符號(hào)數(shù)與無(wú)符號(hào)數(shù)　54
2.5　計(jì)算機(jī)中的指令表示　59
2.6　邏輯操作　65
2.7　用于決策的指令　67
2.7.1　循環(huán)　68
2.7.2　邊界檢查的簡(jiǎn)便方法　70
2.7.3　case/switch語(yǔ)句　70
2.8　計(jì)算機(jī)硬件對(duì)過(guò)程的支持　71
2.8.1　使用更多的寄存器　72
2.8.2　嵌套過(guò)程　74
2.8.3　在棧中為新數(shù)據(jù)分配空間　75
2.8.4　在堆中為新數(shù)據(jù)分配空間　76
2.9　人機(jī)交互　78
2.10　對(duì)大立即數(shù)的RISC-V編址和
尋址　82
2.10.1　大立即數(shù)　82
2.10.2　分支中的尋址　83
2.10.3　RISC-V尋址模式總結(jié)　85
2.10.4　機(jī)器語(yǔ)言譯碼　86
2.11　并行性與指令：同步　88
2.12　翻譯并啟動(dòng)程序　90
2.12.1　編譯器　90
2.12.2　匯編器　90
2.12.3　鏈接器　92
2.12.4　加載器　94
2.12.5　動(dòng)態(tài)鏈接庫(kù)　94
2.12.6　啟動(dòng)Java程序　96
2.13　以C排序程序?yàn)槔膮R總整理　97
2.13.1　swap過(guò)程　97
2.13.2　sort過(guò)程　98
2.14　數(shù)組與指針　102
2.14.1　用數(shù)組實(shí)現(xiàn)clear　103
2.14.2　用指針實(shí)現(xiàn)clear　104
2.14.3　比較兩個(gè)版本的clear　105
2.15　高級(jí)專題：編譯C語(yǔ)言和解釋
Java語(yǔ)言　105
2.16　實(shí)例：MIPS指令　105
2.17　實(shí)例：ARMv7（32位）指令　106
2.17.1?尋址模式　107
2.17.2?比較和條件分支指令　108
2.17.3?ARM的獨(dú)特之處　108
2.18　實(shí)例：ARMv8（64位）指令　109
2.19　實(shí)例：x86指令　109
2.19.1　Intel x86的演變　110
2.19.2　x86寄存器和尋址模式　111
2.19.3　x86整數(shù)操作　113
2.19.4　x86指令編碼　115
2.19.5　x86總結(jié)　116
2.20　實(shí)例：RISC-V指令系統(tǒng)的剩余
部分　116
2.21　性能提升：使用C語(yǔ)言編寫矩陣
乘法程序　117
2.22　謬誤與陷阱　118
2.23　本章小結(jié)　120
2.24　歷史視角和擴(kuò)展閱讀　122
2.25?自學(xué)　122
2.26　練習(xí)　124
第3章　計(jì)算機(jī)的算術(shù)運(yùn)算　130
3.1　引言　130
3.2　加法和減法　130
3.3　乘法　133
3.3.1　串行版的乘法算法及其硬件
實(shí)現(xiàn)　133
3.3.2　帶符號(hào)乘法　136
3.3.3　快速乘法　136
3.3.4　RISC-V中的乘法　136
3.3.5　總結(jié)　137
3.4　除法　137
3.4.1　除法算法及其硬件實(shí)現(xiàn)　137
3.4.2　有符號(hào)除法　140
3.4.3　快速除法　140
3.4.4　RISC-V中的除法　141
3.4.5　總結(jié)　141
3.5　浮點(diǎn)運(yùn)算　142
3.5.1　浮點(diǎn)表示　143
3.5.2　例外和中斷　144
3.5.3　IEEE 754浮點(diǎn)數(shù)標(biāo)準(zhǔn)　144
3.5.4　浮點(diǎn)加法　147
3.5.5　浮點(diǎn)乘法　150
3.5.6　RISC-V中的浮點(diǎn)指令　153
3.5.7　精確算術(shù)　157
3.5.8　總結(jié)　159
3.6　并行性與計(jì)算機(jī)算術(shù)：子字并行　160
3.7　實(shí)例：x86中的SIMD擴(kuò)展和高級(jí)
向量擴(kuò)展　160
3.8　性能提升：子字并行和矩陣乘法　162
3.9　謬誤與陷阱　163
3.10　本章小結(jié)　1