數(shù)字電子技術(shù)項目化教程

項目1組合邏輯電路的功能測試與設(shè)計/001
任務(wù)1.1數(shù)制與碼制/002
1.1.1數(shù)制/002
1.1.2碼制/006
任務(wù)1.2基本邏輯關(guān)系的認(rèn)識/010
1.2.1基本邏輯事件的表示方法/010
1.2.2邏輯函數(shù)的基本公式和常用公式/013
1.2.3邏輯函數(shù)的表示方法/016
任務(wù)1.3邏輯函數(shù)的化簡/017
1.3.1邏輯函數(shù)的公式化簡法/018
1.3.2邏輯函數(shù)的卡諾圖化簡法/018
任務(wù)1.4集成邏輯門電路/025
1.4.1基本邏輯與基本邏輯門電路功能/025
1.4.2常用的集成邏輯門電路系列/029
任務(wù)1.5組合邏輯電路設(shè)計/039

項目2編碼器與譯碼器的功能測試與應(yīng)用/050
任務(wù)2.1編碼器及其應(yīng)用/051
2.1.1二進(jìn)制編碼器/051
2.1.2二十進(jìn)制編碼器/052
2.1.3優(yōu)先編碼器/053
2.1.4編碼器的應(yīng)用/056
任務(wù)2.2譯碼器及其應(yīng)用/058
2.2.1二進(jìn)制譯碼器/058
2.2.2二-十進(jìn)制譯碼器/060
2.2.3顯示譯碼器/062
2.2.4譯碼器的應(yīng)用/064

項目3觸發(fā)器的功能測試與應(yīng)用/072
任務(wù)3.1觸發(fā)器及其特性/073
任務(wù)3.2基本RS觸發(fā)器/073
任務(wù)3.3觸發(fā)器的觸發(fā)方式/076
3.3.1電平觸發(fā)/076
3.3.2邊沿觸發(fā)/077
任務(wù)3.4邊沿觸發(fā)器/078
3.4.1邊沿JK觸發(fā)器/078
3.4.2邊沿D觸發(fā)器/080
3.4.3邊沿T觸發(fā)器/082
3.4.4T′觸發(fā)器/083
任務(wù)3.5觸發(fā)器的應(yīng)用/083

項目4計數(shù)器電路設(shè)計/092
任務(wù)4.1計數(shù)器及其表示方法/093
4.1.1計數(shù)器類型/093
4.1.2計數(shù)器基本原理/093
4.1.3集成計數(shù)器/094
任務(wù)4.2任意進(jìn)制計數(shù)器的實現(xiàn)/103
4.2.1反饋清零法構(gòu)成N進(jìn)制計數(shù)器/104
4.2.2反饋置數(shù)法構(gòu)成N進(jìn)制計數(shù)器/106
4.2.3計數(shù)器的級聯(lián)/107
任務(wù)4.3脈沖信號獲取/112
4.3.1脈沖信號產(chǎn)生電路/112
4.3.2脈沖整形變換電路/116

項目5可編程邏輯電路設(shè)計/133
任務(wù)5.1可編程邏輯器件的結(jié)構(gòu)性能與開發(fā)設(shè)計/134
5.1.1可編程邏輯器件（PLD）的分類與結(jié)構(gòu)/134
5.1.2EDA設(shè)計流程/140
5.1.3MAX+plus Ⅱ設(shè)計流程與圖形編輯/142
任務(wù)5.2硬件描述語言VHDL設(shè)計/158
5.2.1VHDL語言的基本結(jié)構(gòu)/158
5.2.2VHDL語言的順序語句/160
5.2.3VHDL語言的并行語句/163

項目6A/D與D/A轉(zhuǎn)換器功能測試/190
任務(wù)6.1數(shù)/模轉(zhuǎn)換器（DAC）/191
6.1.1D/A轉(zhuǎn)換原理/191
6.1.2D/A轉(zhuǎn)換器的類型/192
6.1.3D/A轉(zhuǎn)換器的性能指標(biāo)/193
6.1.4集成D/A轉(zhuǎn)換器的功能與應(yīng)用/194
任務(wù)6.2模/數(shù)轉(zhuǎn)換器（ADC）/198
6.2.1A/D轉(zhuǎn)換原理/198
6.2.2A/D轉(zhuǎn)換器的常用類型/201
6.2.3A/D轉(zhuǎn)換器的主要參數(shù)/203
6.2.4集成A/D轉(zhuǎn)換器的功能與使用/204

附錄A數(shù)字電路器件型號命名方法/213
附錄B數(shù)字電路常用器件引腳圖/215
附錄C常用邏輯門電路新舊邏輯符號對照/217
附錄D74系列數(shù)字集成電路/219
附錄ECMOS4000系列數(shù)字集成電路/224
參考文獻(xiàn)/229