數(shù)字集成電路測(cè)試：理論、方法與實(shí)踐

第1章數(shù)字集成電路測(cè)試技術(shù)導(dǎo)論
1.1集成電路芯片開(kāi)發(fā)過(guò)程中的測(cè)試問(wèn)題
1.1.1超大規(guī)模集成電路芯片的開(kāi)發(fā)過(guò)程
1.1.2設(shè)計(jì)驗(yàn)證
1.1.3芯片測(cè)試
1.2測(cè)試技術(shù)基礎(chǔ)
1.2.1故障模型
1.2.2測(cè)試生成簡(jiǎn)介
1.2.3可測(cè)試性設(shè)計(jì)簡(jiǎn)介
1.3測(cè)試技術(shù)與EDA
1.4本章小結(jié)
1.5習(xí)題
參考文獻(xiàn)
第2章故障模擬
2.1簡(jiǎn)介
2.1.1邏輯模擬在測(cè)試中的作用
2.1.2故障模擬在測(cè)試中的作用
2.2模擬的基本概念
2.2.1邏輯符號(hào)
2.2.2缺陷與故障模型
2.3邏輯模擬的算法
2.3.1邏輯模擬的基本算法
2.3.2邏輯模擬的算法優(yōu)化
2.4故障模擬的算法
2.4.1故障模擬的基本算法
2.4.2故障模擬的算法優(yōu)化
2.5本章小結(jié)
2.6習(xí)題
參考文獻(xiàn)
第3章測(cè)試生成
3.1基本概念
3.2測(cè)試生成的分類(lèi)
3.2.1非面向故障的測(cè)試生成
3.2.2面向故障的測(cè)試生成
3.3通路敏化法
3.3.1基本原理
3.3.2PODEM
3.4測(cè)試精簡(jiǎn)
3.5時(shí)延故障的測(cè)試生成
3.6實(shí)例介紹
3.7本章小結(jié)
3.8習(xí)題
參考文獻(xiàn)
 
 
第4章可測(cè)試性設(shè)計(jì)
4.1可測(cè)試性設(shè)計(jì)的重要性
4.2可測(cè)試性分析
4.3專(zhuān)用可測(cè)試性設(shè)計(jì)
4.3.1測(cè)試點(diǎn)插入
4.3.2影響電路可測(cè)試性的設(shè)計(jì)結(jié)構(gòu)
4.4掃描設(shè)計(jì)
4.4.1掃描單元設(shè)計(jì)
4.4.2掃描設(shè)計(jì)規(guī)則
4.4.3掃描設(shè)計(jì)流程
4.4.4基于掃描的測(cè)試過(guò)程和代價(jià)
4.4.5基于掃描的時(shí)延測(cè)試
4.5片上時(shí)鐘控制器
4.6可測(cè)試性設(shè)計(jì)實(shí)例
4.7本章小結(jié)
4.8習(xí)題
參考文獻(xiàn)
第5章邏輯內(nèi)建自測(cè)試
5.1基本結(jié)構(gòu)
5.2BIST對(duì)象電路
5.2.1未確定值屏蔽
5.2.2測(cè)試點(diǎn)插入
5.2.3ReTiming
5.3測(cè)試向量生成
5.4測(cè)試響應(yīng)分析
5.4.1串行特征分析
5.4.2并行特征分析
5.5測(cè)試時(shí)序控制
5.5.1低速測(cè)試
5.5.2實(shí)速測(cè)試
5.6實(shí)例介紹
5.7本章小結(jié)
5.8習(xí)題
參考文獻(xiàn)
第6章測(cè)試壓縮
6.1測(cè)試壓縮的重要性
6.1.1測(cè)試儀和測(cè)試數(shù)據(jù)帶寬
6.1.2測(cè)試數(shù)據(jù)爆炸的挑戰(zhàn)和應(yīng)對(duì)策略
6.2測(cè)試壓縮模型
6.2.1基本工作原理
6.2.2測(cè)試激勵(lì)壓縮
6.2.3測(cè)試響應(yīng)壓縮
6.3測(cè)試激勵(lì)壓縮方法
6.3.1信息編碼法
6.3.2廣播模式法
6.3.3線性方程法
6.3.4測(cè)試激勵(lì)壓縮方法對(duì)比
6.4測(cè)試響應(yīng)壓縮方法
6.4.1不含X的響應(yīng)壓縮
6.4.2基于掃描鏈屏蔽的響應(yīng)壓縮
6.4.3基于X耐受性的響應(yīng)壓縮
6.4.4基于糾錯(cuò)碼的響應(yīng)壓縮
6.4.5測(cè)試響應(yīng)壓縮方法的對(duì)比
6.5設(shè)計(jì)實(shí)例
6.6本章小結(jié)
6.7習(xí)題
參考文獻(xiàn)
第7章存儲(chǔ)器自測(cè)試與自修復(fù)
7.1存儲(chǔ)器基礎(chǔ)
7.2存儲(chǔ)器的故障模型
7.3存儲(chǔ)器測(cè)試算法
7.3.1March算法
7.3.2其他常用的存儲(chǔ)器測(cè)試算法
7.4存儲(chǔ)器內(nèi)建自測(cè)試(MBIST)
7.5存儲(chǔ)器內(nèi)建自修復(fù)(MBISR)
7.6對(duì)用戶(hù)透明的存儲(chǔ)器在線測(cè)試
7.7MBIST設(shè)計(jì)實(shí)例
7.8本章小結(jié)
7.9習(xí)題
參考文獻(xiàn)
第8章系統(tǒng)測(cè)試和SoC測(cè)試
8.1系統(tǒng)測(cè)試
8.1.1系統(tǒng)功能測(cè)試
8.1.2系統(tǒng)診斷測(cè)試
8.1.3ICT技術(shù)
8.2SoC測(cè)試
8.2.1從板上系統(tǒng)到片上系統(tǒng)
8.2.2SoC測(cè)試的主要挑戰(zhàn)
8.2.3測(cè)試訪問(wèn)機(jī)制
8.2.4核測(cè)試環(huán)
8.2.5層次化ATPG
8.2.6測(cè)試優(yōu)化
8.3針對(duì)系統(tǒng)測(cè)試和SoC測(cè)試的主要協(xié)議簡(jiǎn)介
8.3.1IEEE 1149.1標(biāo)準(zhǔn)
8.3.2IEEE 1500標(biāo)準(zhǔn)
8.3.3IEEE 1687標(biāo)準(zhǔn)
8.3.4基于數(shù)據(jù)包的掃描測(cè)試網(wǎng)絡(luò) 
8.4基于AI芯片的SoC測(cè)試案例分析
8.4.1面向深度學(xué)習(xí)的定制AI芯片
8.4.2AI芯片測(cè)試策略
8.5本章小結(jié)
8.6習(xí)題
參考文獻(xiàn)
第9章邏輯診斷與良率分析
9.1簡(jiǎn)介
9.2評(píng)估指標(biāo)
9.3掃描鏈故障診斷
9.3.1掃描鏈可診斷性設(shè)計(jì)方法
9.3.2掃描鏈自動(dòng)診斷向量生成方法
9.3.3掃描鏈?zhǔn)酒\斷方法
9.4組合邏輯故障診斷
9.4.1組合邏輯可診斷性設(shè)計(jì)方法
9.4.2組合邏輯自動(dòng)診斷向量生成方法
9.4.3組合邏輯失效芯片診斷方法
9.5良率學(xué)習(xí)
9.6設(shè)計(jì)實(shí)例
9.7本章小結(jié)
9.8習(xí)題
參考文獻(xiàn)
第10章汽車(chē)電子測(cè)試
10.1汽車(chē)電子簡(jiǎn)介
10.1.1發(fā)展概況和基本要求
10.1.2主要挑戰(zhàn)
10.1.3可測(cè)試性設(shè)計(jì)技術(shù)應(yīng)用
10.2汽車(chē)電子的功能安全驗(yàn)證
10.2.1基本概念
10.2.2ISO 26262簡(jiǎn)介
10.3汽車(chē)電子的系統(tǒng)實(shí)時(shí)測(cè)試
10.3.1基本概念
10.3.2任務(wù)模式控制器
10.4本章小結(jié)
10.5習(xí)題
參考文獻(xiàn)
第11章數(shù)字電路測(cè)試技術(shù)展望
11.1小時(shí)延缺陷測(cè)試
11.2三維芯片測(cè)試
11.3芯片生命周期管理
11.4機(jī)器學(xué)習(xí)在測(cè)試中的應(yīng)用
11.5本章小結(jié)
參考文獻(xiàn)