超大規(guī)模集成電路設計：從工具到實例

第1章 集成電路設計概論     001
1.1 集成電路的發(fā)展     002
1.1.1 歷史回顧         002
1.1.2 集成電路的分類         003
1.1.3 超大規(guī)模集成電路的質量要求         005
1.2 設計EDA工具         008
1.2.1 Synopsys         009
1.2.2 Cadence         010
1.2.3 華大九天         011
習題         013
第2章 集成電路制造工藝     014
2.1 CMOS工藝流程         015
2.1.1 硅片制備         015
2.1.2 芯片制造         017
2.1.3 測試         023
2.1.4 封裝和終測         025
2.2 設計規(guī)則         026
2.3 工藝選擇         029
2.4 工藝技術的發(fā)展趨勢         030
習題         031
第3章 超大規(guī)模集成電路設計方法     032
3.1 系統(tǒng)設計方法         033
3.1.1 結構化設計思想         034
3.1.2 自頂向下設計         035
3.1.3 正向設計與反向設計         036
3.1.4 IP復用技術         037
3.2 全定制設計方法         038
3.3 半定制設計方法         040
3.3.1 基于標準單元的設計方法         041
3.3.2 基于門陣列的設計方法         043
3.3.3 基于FPGA的設計方法         044
3.4 可測性設計         046
3.4.1 可測性的概念         047
3.4.2 常用的可測性設計         048
習題         051
第4章 器件設計實例     052
4.1 二極管         053
4.1.1 二極管設計         054
4.1.2 靜態(tài)特性仿真         056
4.1.3 動態(tài)特性         058
4.2 MOS晶體管         060
4.2.1 MOS晶體管設計         060
4.2.2 靜態(tài)特性仿真         062
4.2.3 動態(tài)特性         066
4.3 閂鎖效應         067
習題         068
第5章 互連設計實例     069
5.1 互連         070
5.1.1 互連分類         070
5.1.2 互連參數         071
5.2 導線實例         074
5.2.1 理想導線         074
5.2.2 集總RC模型         076
5.2.3 導線特性仿真         077
5.3 按比例縮小         081
習題         085
第6章 CMOS反相器設計實例     086
6.1 CMOS反相器電路設計         087
6.1.1 電路設計         087
6.1.2 功能仿真         088
6.2 靜態(tài)特性仿真         091
6.2.1 開關閾值仿真         092
6.2.2 器件參數變化與電路穩(wěn)定性仿真         092
6.3 動態(tài)特性仿真         095
習題         097
第7章 組合邏輯電路設計實例     098
7.1 靜態(tài)電路設計         099
7.1.1 互補CMOS設計方法         099
7.1.2 有比邏輯設計方法         100
7.1.3 傳輸管邏輯設計方法         102
7.2 二輸入與非門設計實例         104
7.2.1 電路設計         105
7.2.2 瞬態(tài)仿真分析         106
7.2.3 電路參數及性能優(yōu)化         107
7.3 二輸入或非門設計實例         110
7.3.1 電路設計及瞬態(tài)仿真         110
7.3.2 電路參數及性能優(yōu)化         111
7.4 加法器設計實例         112
7.4.1 加法器定義         113
7.4.2 靜態(tài)互補加法器電路設計與仿真         113
7.4.3 傳輸門加法器電路設計與仿真         114
7.4.4 曼徹斯特進位鏈加法器電路設計與仿真         116
習題          118
第8章 時序邏輯電路設計實例     119
8.1 時序邏輯電路概述         120
8.1.1 雙穩(wěn)態(tài)原理         120
8.1.2 鎖存器與寄存器         121
8.1.3 時序邏輯電路時間參數         124
8.2 鎖存器設計實例         125
8.2.1 正鎖存器電路設計及仿真         125
8.2.2 負鎖存器電路設計及仿真         127
8.2.3 性能優(yōu)化分析         128
8.3 寄存器設計實例         129
8.3.1 主從結構寄存器設計         129
8.3.2 性能參數優(yōu)化         131
8.4 時序電路優(yōu)化方法—流水線         132
習題         134
第9章 存儲器設計實例     135
9.1 存儲器概述         136
9.1.1 存儲器分類         136
9.1.2 存儲器結構         139
9.2 只讀存儲器         140
9.2.1 ROM單元結構         141
9.2.2 浮柵結構         143
9.2.3 ROM的設計實例         144
9.3 靜態(tài)隨機存儲器實例         146
9.3.1 靜態(tài)隨機存儲器單元結構         150
9.3.2 讀寫操作仿真         151
9.3.3 單元性能指標         153
9.4 動態(tài)隨機存儲器實例         156
9.4.1 單管動態(tài)存儲單元結構         157
9.4.2 讀寫操作         159
9.5 存儲器的發(fā)展趨勢         161
習題         162
參考文獻         163