數(shù)字集成電路驗證從入門到精通

定　價：￥89.00

作　者：	叢國濤、李鶴楠、王森編著
出版社：	化學工業(yè)出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

當當網(wǎng) (￥78.60)

ISBN：	9787122461841	出版時間：	2024-10-01	包裝：	平裝
開本：	16開	頁數(shù)：		字數(shù)：

內容簡介

　　本書基于企業(yè)實際需求，理論結合實例，由易到難講解了數(shù)字集成電路常用驗證方法、流程規(guī)范和UVM高級驗證方法。主要內容包括：數(shù)字集成電路驗證技術的發(fā)展、數(shù)字集成電路驗證基礎、數(shù)字集成電路驗證的常用Verilog編程語法、被測電路功能點Case抽取、斷言、帶有約束條件的隨機激勵、覆蓋率、結果自動對比、UVM驗證、仿真驗證EDA工具、實例解析、綜合項目實例。本書可供集成電路驗證的入門級讀者，以及集成電路、芯片、半導體及相關行業(yè)的工程技術人員使用，還可作為教材供高校相關專業(yè)師生學習參考。

作者簡介

　　叢國濤：1、松下電器軟件開發(fā)（大連）有限公司從事集成電路設計與驗證工作8年，開發(fā)過數(shù)碼相機芯片、數(shù)字電視芯片、車載攝像頭處理芯片等10 顆芯片，并且具有帶領10人左右團隊進行集成電路開發(fā)的經(jīng)驗。 2、大連東軟信息學院集成電路設計與集成電路系統(tǒng)專業(yè)擔任專業(yè)課教師，已執(zhí)教5年，講授《數(shù)字集成電路驗證》《數(shù)字系統(tǒng)設計實踐》等多門集成電路專業(yè)課程。作為課程負責人的《數(shù)字集成電路驗證》獲得遼寧省虛擬仿真實驗項目（2020年），獲得校級“專創(chuàng)融合”課程（2020年），獲得校級線上線下混合式課程（2021年）。 3、參加《全國電子信息類專業(yè)課程實驗案例設計競賽》等教學競賽，獲得全國三等獎、遼寧省一等獎、二等獎、三等獎各1次。 4、參與集成電路設計與集成系統(tǒng)專業(yè)的遼寧省本科專業(yè)建設，參與遼寧省教育廳的教改項目建設《產(chǎn)學研融合背景下集成電路創(chuàng)新創(chuàng)業(yè)人才培養(yǎng)模式的探索與實踐》。 5、作為負責學生實踐工作的系副主任，組織學生參加學科競賽活動，集成系學生在《大學生集成電路創(chuàng)新創(chuàng)業(yè)大賽》等重要賽事多次獲得國家一等獎等獎項，學校獲得東北賽區(qū)優(yōu)秀組織獎，本人獲得遼寧省組織工作先進個人。大創(chuàng)指導教師1次，省級大創(chuàng)指導教師3次，企業(yè)橫向項目10項，發(fā)明專利1項（2021年），軟件著作權1項（2018年），參與發(fā)表論文期刊8篇。

圖書目錄

第1章數(shù)字集成電路驗證技術的發(fā)展 001
1.1 數(shù)字集成電路驗證的概念及地位 001
1.1.1　驗證的概念 001
1.1.2　驗證在設計流程中的地位 002
1.2 功能驗證 003
1.2.1　功能驗證過程 003
1.2.2　功能驗證相關技術 004
1.2.3　功能驗證相關語言 006
1.2.4　功能驗證相關方法 007
1.2.5　功能驗證相關研究熱點 008
1.3 驗證的歷史、現(xiàn)在與將來 009
習題 011
第2章數(shù)字集成電路驗證基礎 012
2.1 集成電路芯片開發(fā)流程 012
2.1.1　系統(tǒng)設計 012
2.1.2　功能設計 013
2.1.3　功能驗證 016
2.1.4　DFT設計/邏輯綜合 016
2.1.5　版圖設計驗證 017
2.1.6　時序驗證 017
2.1.7　芯片試做與芯片測試 017
2.2 驗證的概念和分類 018
2.3 驗證與設計、測試的區(qū)別 019
2.4 驗證環(huán)境的基本結構 019
2.4.1　驗證環(huán)境的概念 019
2.4.2　驗證環(huán)境的結構框圖 019
2.4.3　簡單驗證環(huán)境的書寫結構 021
2.5 驗證流程 023
習題 024
第3章數(shù)字集成電路驗證的常用Verilog編程語法 025
3.1 驗證常用Verilog語法 026
3.1.1　assign語法 026
3.1.2　always語法 027
3.1.3　initial、`timescale、#語法 027
3.1.4　`define、parameter語法 029
3.1.5　`include語法 031
3.1.6　wait、@語法 032
3.1.7　for、repeat、while、forever語法 034
3.1.8　fork…join語法 035
3.1.9　task語法 037
3.1.10　event語法 039
3.2 驗證常用Verilog系統(tǒng)函數(shù) 040
3.2.1　$display、$write、$time、$finish系統(tǒng)函數(shù) 040
3.2.2　文件操作系統(tǒng)函數(shù) 041
3.2.3　$random系統(tǒng)函數(shù) 046
習題 047
第4章被測電路功能點Case抽取 048
4.1 Case抽取原則 049
4.2 Case表的制作方法 050
習題 051
第5章斷言 052
5.1 斷言的基本概念和應用 053
5.2 斷言的SVA語法結構 053
5.2.1　SVA基本結構 053
5.2.2　SVA與設計的連接 054
5.3 斷言中常用的SVA語法 056
5.3.1　SVA基本語法 056
5.3.2　系統(tǒng)函數(shù) 058
5.3.3　覆蓋率屬性 059
5.3.4　斷言驗證庫 059
習題 060
第6章帶有約束條件的隨機激勵 061
6.1 隨機激勵的概念和應用 061
6.2 隨機激勵的約束條件 062
習題 066
第7章覆蓋率 067
7.1 覆蓋率的概念和應用 067
7.2 覆蓋率的種類 068
7.2.1　代碼覆蓋率 068
7.2.2　斷言覆蓋率 070
7.2.3　功能覆蓋率 070
7.3 代碼覆蓋率的實現(xiàn)方法 071
7.3.1　Modelsim仿真工具運行代碼覆蓋率 071
7.3.2　VCS仿真工具運行代碼覆蓋率 073
7.4 功能覆蓋率的實現(xiàn)方法 074
7.4.1　通過Verilog編程實現(xiàn)功能覆蓋率 074
7.4.2　通過SystemVerilog編程實現(xiàn)功能覆蓋率 077
習題 082
第8章結果自動對比 083
8.1 結果自動對比的概念和應用 083
8.2 期待值模型的構建方法 084
8.3 結果自動對比的實現(xiàn) 084
8.3.1　構造期待值模型的方式 085
8.3.2　讀取期待值數(shù)據(jù)的方式 087
8.3.3　將被測電路輸出打印結果文件與期待值結果文件直接比較的方式 089
習題 090
第9章 UVM驗證 091
9.1 事務級驗證的概念 092
9.2 UVM驗證環(huán)境的特點和結構 092
9.2.1　UVM驗證平臺的結構 092
9.2.2　被測電路 093
9.2.3　interface 094
9.2.4　driver 094
9.2.5　monitor 096
9.2.6　sequence與sequencer 098
9.2.7　agent 099
9.2.8　reference model 101
9.2.9　scoreboard 102
9.2.10　env 104
9.2.11　測試用例 105
9.2.12　tb_top 107
9.2.13　UVM環(huán)境的啟動 108
9.3 UVM基礎 109
9.3.1　uvm_component, uvm_object派生關系 109
9.3.2　UVM的樹形結構 112
9.3.3　field automation機制 113
9.3.4　config_db機制 115
9.4 UVM驗證環(huán)境的運行 116
9.4.1　phase機制 116
9.4.2　objection機制 118
習題 119
第10章仿真驗證EDA工具 120
10.1 常用仿真驗證EDA工具 120
10.2 Modelsim工具簡介 121
10.3 Modelsim的使用方法 121
10.3.1　【方式二】的使用方法 122
10.3.2　【方式三】的使用方法 124
10.4 Modelsim中UVM驗證環(huán)境的運行方法 125
習題 127
第11章實例解析 128
11.1 被測電路功能點Case抽取實例解析 128
11.2 斷言應用實例解析 134
11.3 隨機激勵應用實例解析 142
11.4 覆蓋率應用實例解析 147
11.5 結果自動對比應用實例解析 155
11.6 UVM驗證實例解析 166
第12章綜合項目實例 183
12.1 UART傳輸電路的功能驗證項目 183
12.2 圖像JPEG編碼DCT模塊的功能驗證項目 206
參考文獻 222